此应用程序的某些内容目前无法使用。
如果这种情况持续存在,请联系我们反馈与联系
1. (WO2004040824) A MULTI-RATE, MULTI-PORT, GIGABIT SERDES TRANSCEIVER
国际局存档的最新著录项目数据   

公布号: WO/2004/040824 国际申请号: PCT/US2003/034234
公布日: 13.05.2004 国际申请日: 29.10.2003
国际专利分类:
G06F 3/00 (2006.01)
G PHYSICS
06
计算;推算;计数
F
电数字数据处理
3
用于将所要处理的数据转变成为计算机能够处理的形式的输入装置;用于将数据从处理机传送到输出设备的输出装置,例如,接口装置
申请人:
BROADCOM CORPORATION [US/US]; 16215 Alton Parkway Irvine, CA 92618-3616, US
发明人:
BAUMER, Howard, A.; US
代理人:
SOKOHL, Robert, E. ; Sterne, Kessler, Goldstein & Fox P.L.L.C. 1100 New York Avenue, N.W. Washington, DC 20005-3934, US
优先权数据:
60/421,78029.10.2002US
标题 (EN) A MULTI-RATE, MULTI-PORT, GIGABIT SERDES TRANSCEIVER
(FR) EMETTEUR-RECEPTEUR SERDES GIGABIT A VITESSES MULTIPLES ET PORTS MULTIPLES
摘要:
(EN) A multi-port Serdes transceiver (400) includes multiple parallel ports (102) and serial ports (104) and includes the flexibility to connect any one of the parallel ports to another parallel port or to a serial port, or both. Furthermore, the multi-port transceiver chip (400) can connect any one of serial ports (104) to another serial port or to one of the parallel ports (102). The substrate layout of the multi-port Serdes transceiver chip (400) is configured so that the parallel ports (102) and the serial ports (104) are on the outer perimeter of the substrate. A logic core is at the center of the substrate, where the logic core operates the serial and parallel data ports, and the bus that connects the data ports. The bus (106) can be described as a 'ring' structure (or donut 'structure') around the logic core, and is configured between the logic core and the data ports. The ring structure of the bus provides efficient communication between the logic core and the various data ports.
(FR) La présente invention concerne un émetteur-récepteur Serdes à ports multiples comprenant de multiples ports parallèles et ports séries, et ayant une flexibilité qui lui permet de connecter l'un quelconque des ports parallèles à un autre port parallèle ou à un port série, ou les deux. De plus, la puce de l'émetteur-récepteur à ports multiples peut connecter l'un quelconque des ports série à un autre port série ou à l'un des ports parallèles. La topologie de substrat de la puce de l'émetteur-récepteur Serdes à ports multiples est conçue de sorte que les ports parallèles et les ports série se trouvent sur la périphérie extérieure du substrat. Un coeur logique se trouve au centre du substrat, le coeur logique faisant fonctionner les ports de données parallèles et série, et le bus qui connecte les ports de données. Le bus peut être décrit en tant que structure 'annulaire' (ou structure 'donut' / en forme de beignet) autour du coeur logique, et est disposé entre le coeur logique et les ports de données. La structure annulaire du bus permet une communication efficace entre le coeur logique et les différents ports de données.
front page image
指定国: 欧洲专利局 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
公布语言: 英语 (EN)
申请语言: 英语 (EN)