Commentaires
Paramétrages

Paramétrages

Aller à Demande

1. WO2023278077 - RÉDUCTION DE MÉMOIRE DANS UN SYSTÈME PAR SURSOUSCRIPTION DE MÉMOIRE PHYSIQUE PARTAGÉE PAR DES ENTITÉS DE CALCUL PRISES EN CHARGE PAR LE SYSTÈME

Formuler une observation
Lien permanent
Numéro de publication WO/2023/278077
Date de publication 05.01.2023
N° de la demande internationale PCT/US2022/030990
Date du dépôt international 26.05.2022
CIB
G06F 12/02 2006.1
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
02Adressage ou affectation; Réadressage
G06F 12/109 2016.1
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
02Adressage ou affectation; Réadressage
08dans des systèmes de mémoires hiérarchiques, p.ex. des systèmes de mémoire virtuelle
10Traduction d'adresses
109pour espaces adresse virtuels multiples, p.ex. segmentation
G06F 12/1036 2016.1
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
02Adressage ou affectation; Réadressage
08dans des systèmes de mémoires hiérarchiques, p.ex. des systèmes de mémoire virtuelle
10Traduction d'adresses
1027utilisant des moyens de traduction d’adresse associatifs ou pseudo-associatifs, p.ex. un répertoire de pages actives
1036pour espaces adresse virtuels multiples, p.ex. segmentation
G06F 9/50 2006.1
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9Dispositions pour la commande par programme, p.ex. unités de commande
06utilisant des programmes stockés, c. à d. utilisant un moyen de stockage interne à l'équipement de traitement de données pour recevoir ou conserver les programmes
46Dispositions pour la multiprogrammation
50Allocation de ressources, p.ex. de l'unité centrale de traitement
G06F 12/1027 2016.1
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
02Adressage ou affectation; Réadressage
08dans des systèmes de mémoires hiérarchiques, p.ex. des systèmes de mémoire virtuelle
10Traduction d'adresses
1027utilisant des moyens de traduction d’adresse associatifs ou pseudo-associatifs, p.ex. un répertoire de pages actives
CPC
G06F 12/023
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
0223User address space allocation, e.g. contiguous or non contiguous base addressing
023Free address space management
G06F 12/0284
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
0223User address space allocation, e.g. contiguous or non contiguous base addressing
0284Multiple user address space allocation, e.g. using different base addresses
G06F 12/0292
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
0223User address space allocation, e.g. contiguous or non contiguous base addressing
0292using tables or multilevel address translation means
G06F 12/1027
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
10Address translation
1027using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
G06F 12/1036
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
10Address translation
1027using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
1036for multiple virtual address spaces, e.g. segmentation
G06F 2209/5011
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
2209Indexing scheme relating to G06F9/00
50Indexing scheme relating to G06F9/50
5011Pool
Déposants
  • MICROSOFT TECHNOLOGY LICENSING, LLC [US]/[US]
Inventeurs
  • SHAH, Monish Shantilal
  • HSU, Lisa Ru-feng
  • BERGER, Daniel Sebastian
Mandataires
  • CHATTERJEE, Aaron, C.
  • BARKER, Doug
  • CHEN, Wei-Chen Nicholas
  • CHOI, Daniel
  • CHURNA, Timothy
  • DINH, Phong
  • EVANS, Patrick
  • GABRYJELSKI, Henry
  • GUPTA, Anand
  • HWANG, William C.
  • JARDINE, John S.
  • LEE, Sunah
  • LEMMON, Marcus
  • MARQUIS, Thomas
  • MEYERS, Jessica
  • SPELLMAN, Steven
  • SULLIVAN, Kevin
  • WIGHT, Stephen A.
  • WISDOM, Gregg
  • WONG, Thomas S.
  • ZHANG, Hannah
  • AKHTER, Julia
  • KADOURA, Judy M.
  • NIU, Bo
  • BROWN, Renee
  • TRAN, Kimberly
Données relatives à la priorité
17/367,06102.07.2021US
Langue de publication Anglais (en)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) MEMORY REDUCTION IN A SYSTEM BY OVERSUBSCRIBING PHYSICAL MEMORY SHARED BY COMPUTE ENTITIES SUPPORTED BY THE SYSTEM
(FR) RÉDUCTION DE MÉMOIRE DANS UN SYSTÈME PAR SURSOUSCRIPTION DE MÉMOIRE PHYSIQUE PARTAGÉE PAR DES ENTITÉS DE CALCUL PRISES EN CHARGE PAR LE SYSTÈME
front page image
Abrégé
(EN) Methods and systems related to memory reduction in a system by oversubscribing physical memory shared among compute entities are provided. A portion of the memory includes a combination of a portion of a first physical memory of a first type and a logical pooled memory associated with the system. A logical pooled memory controller is configured to: (1) track both a status of whether a page of the logical pooled memory allocated to any of the plurality of compute entities is a known-pattern page and a relationship between logical memory addresses and physical memory addresses associated with any allocated logical pooled memory, and (2) allow the write operation to write data to any available space in the second physical memory of the first type only up to an extent of physical memory that corresponds to the portion of the logical pooled memory previously allocated to the compute entity.
(FR) L'invention concerne des procédés et des systèmes associés à la réduction de mémoire dans un système par sursouscription de mémoire physique partagée entre des entités de calcul. Une portion de la mémoire comprend une combinaison d'une portion d'une première mémoire physique d'un premier type et d'une mémoire mutualisée logique associée au système. Un contrôleur de mémoire mutualisée logique est configuré pour : (1) suivre à la fois un état indiquant si une page de la mémoire mutualisée logique attribuée à l'une quelconque de la pluralité d'entités de calcul est une page de motif connue et une relation entre des adresses de mémoire logique et des adresses de mémoire physique associées à une quelconque mémoire mutualisée logique attribuée, et (2) permettre à l'opération d'écriture d'écrire des données dans n'importe quel espace disponible dans la deuxième mémoire physique du premier type uniquement jusqu'à une étendue de mémoire physique qui correspond à la portion de la mémoire mutualisée logique précédemment attribuée à l'entité de calcul.
Documents de brevet associés
US11455239
Dernières données bibliographiques dont dispose le Bureau international
# -