(EN) An analog-to-digital converter circuit (20) is provided, the analog-to-digital converter circuit (20) comprising a comparator (21) with a first input (22) for receiving an analog signal (AS) and with a second input (23) for receiving a ramp signal (RS), a first output (24) of the comparator (21), a second output (25) of the comparator (21), a first counter (26) connected to the first output (24), a second counter (27) connected to the second output (25), a first clock (28) connected to the first counter (26), and a second clock (29) connected to the second counter (27), wherein the first clock (28) is configured to provide a first clock signal (FC) to the first counter (26), the second clock (29) is configured to provide a second clock signal (SC) to the second counter (27), the first counter (26) is configured to count with the frequency of the first clock signal (FC), the second counter (27) is configured to count with the frequency of the second clock signal (SC), and the frequency of the first clock signal (FC) is lower than the frequency of the second clock signal (SC). Furthermore, an analog-to-digital conversion method is provided.
(FR) La présente invention concerne un circuit convertisseur analogique-numérique (20), le circuit convertisseur analogique-numérique (20) comprenant un comparateur (21) avec une première entrée (22) destiné à recevoir un signal analogique (AS) et avec une seconde entrée (23) pour recevoir un signal de rampe (RS), une première sortie (24) du comparateur (21), une seconde sortie (25) du comparateur (21), un premier compteur (26) relié à la première sortie (24), un deuxième compteur (27) relié à la seconde sortie (25), une première horloge (28) reliée au premier compteur (26), et une seconde horloge (29) reliée au second compteur (27), la première horloge (28) étant conçue pour fournir un premier signal d'horloge (FC) au premier compteur (26), la seconde horloge (29) étant conçue pour fournir un second signal d'horloge (SC) au second compteur (27), le premier compteur (26) étant conçu pour compter avec la fréquence du premier signal d'horloge (FC), le second compteur (27) étant conçu pour compter avec la fréquence du second signal d'horloge (SC), et la fréquence du premier signal d'horloge (FC) est inférieure à la fréquence du second signal d'horloge (SC). En outre, l'invention concerne un procédé de conversion analogique-numérique.
