(EN) Disclosed in the present disclosure are a semiconductor structure and a manufacturing method therefor. The semiconductor structure comprises: a substrate comprising a core region and a peripheral region, wherein a first gate is provided in the substrate of the core region, a first doped region is provided in the substrate on two opposite sides of the first gate of the core region, the substrate exposes a top surface of the first doped region, and a top surface of the first doped region is provided with a dielectric layer; a second gate is provided on the substrate of the peripheral region, and a second doped region is provided in the substrate on two opposite sides of the second gate of the peripheral region; a first conductive column located in the first doped region and protruding from the surface of the substrate; and a second conductive column located in the second doped region and protruding from the surface of the substrate, the depth of the second conductive column located in the second doped region being less than the depth of the first conductive column located in the first doped region.
(FR) La présente invention concerne une structure semi-conductrice et son procédé de fabrication. La structure semi-conductrice comprend : un substrat comprenant une région centrale et une région périphérique, une première grille étant disposée dans le substrat de la région centrale, une première région dopée est disposée dans le substrat sur deux côtés opposés de la première grille de la région centrale, le substrat expose une surface supérieure de la première région dopée, et une surface supérieure de la première région dopée comporte une couche diélectrique ; une seconde grille est disposée sur le substrat de la région périphérique, et une seconde région dopée est disposée dans le substrat sur deux côtés opposés de la seconde grille de la région périphérique ; une première colonne conductrice située dans la première région dopée et faisant saillie à partir de la surface du substrat ; et une seconde colonne conductrice située dans la seconde région dopée et faisant saillie à partir de la surface du substrat, la profondeur de la seconde colonne conductrice située dans la seconde région dopée étant inférieure à la profondeur de la première colonne conductrice située dans la première région dopée.
(ZH) 本公开公布一种半导体结构及其制备方法，其中，半导体结构包括：衬底，衬底包括核心区以及外围区，且核心区的衬底内具有第一栅极，核心区的第一栅极相对两侧的衬底内具有第一掺杂区，衬底暴露出第一掺杂区的顶面，第一掺杂区的顶面具有介质层；外围区的衬底上具有第二栅极，外围区的第二栅极相对两侧的衬底内具有第二掺杂区；第一导电柱，所述第一导电柱位于所述第一掺杂区内，且凸出于所述衬底表面；第二导电柱，第二导电柱位于第二掺杂区内，且凸出于衬底表面，且第二导电柱位于第二掺杂区内的深度小于第一导电柱位于第一掺杂区内的深度。
