Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2022212415 - INTERCONNEXION SUR PUCE POUR CONTRÔLEURS DE CANAL DE MÉMOIRE

Numéro de publication WO/2022/212415
Date de publication 06.10.2022
N° de la demande internationale PCT/US2022/022401
Date du dépôt international 29.03.2022
CIB
G06F 15/173 2006.1
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
15Calculateurs numériques en général; Équipement de traitement de données en général
16Associations de plusieurs calculateurs numériques comportant chacun au moins une unité arithmétique, une unité programme et un registre, p.ex. pour le traitement simultané de plusieurs programmes
163Communication entre processeurs
173utilisant un réseau d'interconnexion, p.ex. matriciel, de réarrangement, pyramidal, en étoile ou ramifié
G06F 15/78 2006.1
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
15Calculateurs numériques en général; Équipement de traitement de données en général
76Architectures de calculateurs universels à programmes enregistrés
78comprenant une seule unité centrale
G06F 15/80 2006.1
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
15Calculateurs numériques en général; Équipement de traitement de données en général
76Architectures de calculateurs universels à programmes enregistrés
80comprenant un ensemble d'unités de traitement à commande commune, p.ex. plusieurs processeurs de données à instruction unique
G06F 13/16 2006.1
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
14Traitement de demandes d'interconnexion ou de transfert
16pour l'accès au bus de mémoire
CPC
G06F 12/0238
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
0223User address space allocation, e.g. contiguous or non contiguous base addressing
023Free address space management
0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
G06F 13/1621
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
16for access to memory bus
1605based on arbitration
161with latency improvement
1621by maintaining request order
G06F 13/1631
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
16for access to memory bus
1605based on arbitration
161with latency improvement
1626by reordering requests
1631through address comparison
G06F 13/1642
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
16for access to memory bus
1605based on arbitration
1642with request queuing
G06F 13/1652
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
16for access to memory bus
1605based on arbitration
1652in a multiprocessor architecture
G06F 13/1668
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
16for access to memory bus
1668Details of memory controller
Déposants
  • GOOGLE LLC [US]/[US]
Inventeurs
  • NAGARAJAN, Rahul
  • HARIHARAN, Hema
Mandataires
  • HENRY, Joel
  • PORTNOV, Michael
Données relatives à la priorité
63/167,59329.03.2021US
Langue de publication Anglais (en)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) ON-CHIP INTERCONNECT FOR MEMORY CHANNEL CONTROLLERS
(FR) INTERCONNEXION SUR PUCE POUR CONTRÔLEURS DE CANAL DE MÉMOIRE
Abrégé
(EN) Methods, systems, and apparatus, including computer-readable media, are described for an integrated circuit that accelerates machine-learning computations. The circuit includes processor cores that each include: multiple channel controllers; an on-chip interconnect (OCI) interface for coupling each channel controller to any memory channel of a system memory; and a fetch unit in each channel controller. Each fetch is configured to: receive channel data that encodes addressing information; obtain, based on the addressing information, data from any memory channel of the system memory using the OCI interface; and write the obtained data to a vector memory of the processor core via the corresponding channel controller that includes the respective fetch unit.
(FR) L'invention concerne des procédés, des systèmes et un appareil, y compris des supports lisibles par ordinateur, pour un circuit intégré qui accélère les calculs d'apprentissage automatique. Le circuit comprend des cœurs de processeur qui comprennent chacun : de multiples contrôleurs de canal ; une interface d'interconnexion sur puce (OCI) pour coupler chaque contrôleur de canal à n'importe quel canal de mémoire d'une mémoire système ; et une unité d'extraction dans chaque contrôleur de canal. Chaque extraction est configurée pour : recevoir des données de canal qui codent des informations d'adressage ; obtenir, sur la base des informations d'adressage, des données provenant de n'importe quel canal de mémoire de la mémoire système à l'aide de l'interface OCI ; et écrire les données obtenues dans une mémoire vectorielle du cœur de processeur par l'intermédiaire du contrôleur de canal correspondant qui comprend l'unité d'extraction respective.
Dernières données bibliographiques dont dispose le Bureau international