(EN) A thermoelectric element according to an embodiment of the present invention comprises: a substrate; a first insulation layer disposed on the substrate; a second insulation layer which is disposed on the first insulation layer and having an area less than the area of the first insulation layer; a plurality of first electrodes disposed on the second insulation layer; a plurality of semiconductor structures respectively disposed on the plurality of first electrodes; and a plurality of second electrodes disposed on the plurality of semiconductor structures, wherein the second insulation layer comprises an overlapping area in which the plurality of first electrodes, the plurality of second electrodes, and the plurality of semiconductor structures vertically overlap each other, and a protruding pattern protruding toward a first outer side of the substrate from the overlapping area.
(FR) La présente invention porte, selon un mode de réalisation, sur un élément thermoélectrique qui comprend : un substrat ; une première couche d'isolation disposée sur le substrat ; une seconde couche d'isolation qui est disposée sur la première couche d'isolation et a une surface inférieure à la surface de la première couche d'isolation ; une pluralité de premières électrodes disposées sur la seconde couche d'isolation ; une pluralité de structures semi-conductrices disposées respectivement sur la pluralité de premières électrodes ; et une pluralité de secondes électrodes disposées sur la pluralité de structures semi-conductrices, la seconde couche d'isolation comprenant une zone de chevauchement dans laquelle la pluralité de premières électrodes, la pluralité de secondes électrodes et la pluralité de structures semi-conductrices se chevauchent verticalement, et un motif en saillie faisant saillie vers un premier côté externe du substrat à partir de la zone de chevauchement.
(KO) 본 발명의 한 실시예에 따른 열전소자는 기판, 상기 기판 상에 배치된 제1 절연층, 상기 제1 절연층 상에 배치되고, 상기 제1 절연층의 면적보다 작은 면적을 갖는 제2 절연층, 상기 제2 절연층 상에 배치된 복수의 제1 전극, 상기 복수의 제1 전극 각각 상에 배치된 복수의 반도체 구조물, 및 상기 복수의 반도체 구조물 상에 배치된 복수의 제2 전극을 포함하고, 상기 제2 절연층은 상기 복수의 제1 전극, 상기 복수의 제2 전극 및 상기 복수의 반도체 구조물이 수직으로 중첩되는 중첩 영역 및 상기 중첩 영역에서 상기 기판의 제1 외측을 향하여 돌출된 돌출 패턴을 포함한다.
