(EN) A semiconductor package (100) is provided with a semiconductor element (1), a first insulating layer (5), a first wiring layer (6), a second insulating layer (7), and a second wiring layer (8). The first insulating layer (5) covers the semiconductor element (1). The first wiring layer (6) includes a first layer part (61). The first layer part (61) covers the first insulating layer (5). The second insulating layer (7) covers the first insulating layer (5) and the first wiring layer (6). The second wiring layer (8) passes through a second through hole (TH2) and a third through hole (TH3) and is electrically connected to the semiconductor element (1). The second wiring layer (8) includes a second layer part (81). The second layer part (81) covers the second insulating layer (7). The second layer part (81) of the second wiring layer (8) has a portion overlapping the first layer part (61) of the first wiring layer (6) with the second insulating layer (7) sandwiched therebetween.
(FR) La présente invention concerne un boîtier de semi-conducteur (100) qui est pourvu d'un élément semi-conducteur (1), d'une première couche isolante (5), d'une première couche de câblage (6), d'une deuxième couche isolante (7) et d'une deuxième couche de câblage (8). La première couche isolante (5) recouvre l'élément semi-conducteur (1). La première couche de câblage (6) comprend une première partie de couche (61). La première partie de couche (61) recouvre la première couche isolante (5). La deuxième couche isolante (7) recouvre la première couche isolante (5) et la première couche de câblage (6). La deuxième couche de câblage (8) passe à travers un deuxième trou traversant (TH2) et un troisième trou traversant (TH3) et est électriquement connectée à l'élément semi-conducteur (1). La deuxième couche de câblage (8) comprend une deuxième partie de couche (81). La deuxième partie de couche (81) recouvre la deuxième couche isolante (7). La deuxième partie de couche (81) de la deuxième couche de câblage (8) a une partie chevauchant la première partie de couche (61) de la première couche de câblage (6) avec la deuxième couche isolante (7) prise en sandwich entre celles-ci.
(JA) 半導体パッケージ（１００）は、半導体素子（１）と、第１絶縁層（５）と、第１配線層（６）と、第２絶縁層（７）と、第２配線層（８）とを備えている。第１絶縁層（５）は、半導体素子（１）を覆っている。第１配線層（６）は、第１層部（６１）を含んでいる。第１層部（６１）は、第１絶縁層（５）を覆っている。第２絶縁層（７）は、第１絶縁層（５）および第１配線層（６）を覆っている。第２配線層（８）は、第２貫通孔（ＴＨ２）および第３貫通孔（ＴＨ３）を通って半導体素子（１）に電気的に接続されている。第２配線層（８）は、第２層部（８１）を含んでいる。第２層部（８１）は、第２絶縁層（７）を覆っている。第２配線層（８）の第２層部（８１）は、第２絶縁層（７）を挟み込んだ状態で第１配線層（６）の第１層部（６１）に重ねられた部分を有している。
