Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2022068264 - STRUCTURE SEMI-CONDUCTRICE ET SON PROCÉDÉ DE FORMATION

Numéro de publication WO/2022/068264
Date de publication 07.04.2022
N° de la demande internationale PCT/CN2021/100064
Date du dépôt international 15.06.2021
CIB
H01L 21/8242 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78avec une division ultérieure du substrat en plusieurs dispositifs individuels
82pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822le substrat étant un semi-conducteur, en utilisant une technologie au silicium
8232Technologie à effet de champ
8234Technologie MIS
8239Structures de mémoires
8242Structures de mémoires dynamiques à accès aléatoire (DRAM)
H01L 27/108 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04le substrat étant un corps semi-conducteur
10comprenant une pluralité de composants individuels dans une configuration répétitive
105comprenant des composants à effet de champ
108Structures de mémoires dynamiques à accès aléatoire
CPC
H01L 27/108
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
108Dynamic random access memory structures
H01L 27/10852
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
108Dynamic random access memory structures
10844Multistep manufacturing methods
10847for structures comprising one transistor one-capacitor memory cells
1085with at least one step of making the capacitor or connections thereto
10852the capacitor extending over the access transistor
H01L 28/90
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
28Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
40Capacitors
60Electrodes
82with an enlarged surface, e.g. formed by texturisation
90having vertical extensions
Déposants
  • 长鑫存储技术有限公司 CHANGXIN MEMORY TECHNOLOGIES, INC. [CN]/[CN]
Inventeurs
  • 胡建城 HU, Jiancheng
Mandataires
  • 北京中政联科专利代理事务所(普通合伙) BEIJING LINKAW PATENT ATTORNEY LAW FIRM
Données relatives à la priorité
202011047212.729.09.2020CN
Langue de publication Chinois (zh)
Langue de dépôt chinois (ZH)
États désignés
Titre
(EN) SEMICONDUCTOR STRUCTURE AND METHOD FOR FORMING SAME
(FR) STRUCTURE SEMI-CONDUCTRICE ET SON PROCÉDÉ DE FORMATION
(ZH) 半导体结构及其形成方法
Abrégé
(EN) A semiconductor structure and a method for forming same. The method comprises: forming several lower electrodes on a substrate, wherein each lower electrode comprises an annular wall and a petal-shaped wall, which extend in a direction perpendicular to a surface of the substrate, and the interior of the annular wall is divided into several discrete first openings by means of the petal-shaped wall; forming dielectric layers on bottoms and sidewalls of the first openings; and forming upper electrodes in the first openings, wherein the dielectric layers are located between the lower electrodes and the upper electrodes. By means of the present application, a lower electrode comprises an annular wall and a petal-shaped wall, such that the superficial area of the lower electrode is increased, and when a dielectric layer and a corresponding upper electrode are subsequently formed on the lower electrode, the superficial areas of the dielectric layer and the upper electrode are also correspondingly increased, thereby increasing a capacitance value of a formed semiconductor structure.
(FR) Structure semi-conductrice et son procédé de formation. Le procédé consiste à : former plusieurs électrodes inférieures sur un substrat, chaque électrode inférieure comprenant une paroi annulaire et une paroi en forme de pétale, qui s'étendent dans une direction perpendiculaire à une surface du substrat, et l'intérieur de la paroi annulaire est divisé en plusieurs premières ouvertures distinctes au moyen de la paroi en forme de pétale ; former des couches diélectriques sur les fonds et les parois latérales des premières ouvertures ; et former des électrodes supérieures dans les premières ouvertures, les couches diélectriques étant situées entre les électrodes inférieures et les électrodes supérieures. Grâce à la présente invention, une électrode inférieure comprend une paroi annulaire et une paroi en forme de pétale, de telle sorte que la zone superficielle de l'électrode inférieure est augmentée, et lorsqu'une couche diélectrique et une électrode supérieure correspondante sont ensuite formées sur l'électrode inférieure, les zones superficielles de la couche diélectrique et de l'électrode supérieure sont également augmentées de manière correspondante, ce qui permet d'augmenter une valeur de capacité d'une structure semi-conductrice formée.
(ZH) 一种半导体结构及其形成方法,所述形成方法,包括:在基底上形成若干下电极,所述下电极包括沿垂直所述基底表面方向延伸的环状壁和瓣状壁,并且所述瓣状壁将所述环状壁内部分割成若干分立的第一开口;在所述第一开口的底部和侧壁上形成介电层;在所述第一开口中形成上电极,所述介电层位于所述下电极和所述上电极之间。本申请的下电极包括环状壁和瓣状壁,使得下电极的表面积增大,后续在下电极上形成介电层和相应的上电极时,介电层和上电极的表面积也会相应的增大,从而增大了形成的半导体结构的电容值。
Documents de brevet associés
Dernières données bibliographiques dont dispose le Bureau international