(EN) Disclosed are an instruction scheduling system and method for a reconfigurable array processor. A data flow diagram generated by a software algorithm is comprised. First, whether the data flow diagram conforms to a hardware constraint of a reconfigurable array is checked; the data flow diagram is processed by using retiming technology; then, instructions are transmitted and sorted; a hardware resource constraint check is performed on instructions transmitted at the same moment; after the hardware resource constraint check is successful, a register resource constraint check is performed on the data flow diagram; a routing instruction is inserted into an instruction transmission interval, so as to ensure the correctness of an executive function; and finally, the position of a processing unit corresponding to each instruction is determined by using a maximum clique algorithm, thereby completing instruction distribution. The present invention solves the problem in the prior art of a designer needing to have solid hardware knowledge to design a good single-phase algorithm, in order to enable the final scheduling performance thereof to be good.
(FR) Sont divulgués un système et un procédé de planification d'instructions pour un processeur vectoriel reconfigurable. La divulgation comprend un diagramme de flux de données généré par un algorithme de logiciel. En premier lieu, il est vérifié que le diagramme de flux de données est conforme à une contrainte matérielle d'un vecteur reconfigurable; le diagramme de flux de données est traité au moyen d'une technologie de resynchronisation; puis, des instructions sont transmises et triées; une vérification de contrainte de ressource matérielle est effectuée selon des instructions transmises au même moment; une fois que la vérification de contrainte de ressource matérielle est réussie, une vérification de contrainte de ressource de registre est effectuée sur le diagramme de flux de données; une instruction de routage est insérée dans un intervalle de transmission d'instruction, de façon à garantir l'exactitude d'une fonction d'exécution; et enfin, la position d'une unité de traitement correspondant à chaque instruction est déterminée à l'aide d'un algorithme de clique maximum, achevant ainsi la distribution d'instructions. La présente invention résout le problème dans l'état de la technique qui est qu'un concepteur a besoin d'avoir une connaissance approfondie du matériel pour concevoir un bon algorithme à phase unique, afin de permettre que la performance de planification de cet algorithme soit bonne.
(ZH) 本发明公开一种可重构阵列处理器的指令调度系统及方法。包括：一个由软件算法生成的数据流图。先检查数据流图是否符合可重构阵列的硬件约束，利用重定时技术对数据流图进行处理，接着对指令进行发射排序，对同一时刻发射的指令进行硬件资源约束检查，硬件资源约束检查通过之后会对数据流图进行寄存器资源约束检查，在指令发射的间隔中插入路由指令来保证执行功能的正确性，最后利用最大团算法求出每一条指令对应的处理单元位置，完成指令分发。本发明解决了现有技术中需要依靠设计人员具备扎实的硬件知识设计出良好的单个阶段算法才能使得最终调度性能良好的问题。
