Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2022068124 - SYSTÈME ET PROCÉDÉ DE PLANIFICATION D'INSTRUCTIONS POUR PROCESSEUR VECTORIEL RECONFIGURABLE

Numéro de publication WO/2022/068124
Date de publication 07.04.2022
N° de la demande internationale PCT/CN2021/073393
Date du dépôt international 22.01.2021
CIB
G06F 9/38 2006.1
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9Dispositions pour la commande par programme, p.ex. unités de commande
06utilisant des programmes stockés, c. à d. utilisant un moyen de stockage interne à l'équipement de traitement de données pour recevoir ou conserver les programmes
30Dispositions pour exécuter des instructions machines, p.ex. décodage d'instructions
38Exécution simultanée d'instructions
CPC
G06F 9/3855
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
38Concurrent instruction execution, e.g. pipeline, look ahead
3836Instruction issuing, e.g. dynamic instruction scheduling, out of order instruction execution
3855Reordering, e.g. using a queue, age tags
Déposants
  • 北京清微智能科技有限公司 BEIJING TSINGMICRO INTELLIGENT TECHNOLOGY CO., LTD. [CN]/[CN]
Inventeurs
  • 朱科嘉 ZHU, Kejia
  • 张振 ZHANG, Zhen
  • 欧阳鹏 OUYANG, Peng
Mandataires
  • 北京清亦华知识产权代理事务所(普通合伙) TSINGYIHUA INTELLECTUAL PROPERTY LLC
Données relatives à la priorité
202011053339.X29.09.2020CN
Langue de publication Chinois (zh)
Langue de dépôt chinois (ZH)
États désignés
Titre
(EN) INSTRUCTION SCHEDULING SYSTEM AND METHOD FOR RECONFIGURABLE ARRAY PROCESSOR
(FR) SYSTÈME ET PROCÉDÉ DE PLANIFICATION D'INSTRUCTIONS POUR PROCESSEUR VECTORIEL RECONFIGURABLE
(ZH) 一种可重构阵列处理器的指令调度系统及方法
Abrégé
(EN) Disclosed are an instruction scheduling system and method for a reconfigurable array processor. A data flow diagram generated by a software algorithm is comprised. First, whether the data flow diagram conforms to a hardware constraint of a reconfigurable array is checked; the data flow diagram is processed by using retiming technology; then, instructions are transmitted and sorted; a hardware resource constraint check is performed on instructions transmitted at the same moment; after the hardware resource constraint check is successful, a register resource constraint check is performed on the data flow diagram; a routing instruction is inserted into an instruction transmission interval, so as to ensure the correctness of an executive function; and finally, the position of a processing unit corresponding to each instruction is determined by using a maximum clique algorithm, thereby completing instruction distribution. The present invention solves the problem in the prior art of a designer needing to have solid hardware knowledge to design a good single-phase algorithm, in order to enable the final scheduling performance thereof to be good.
(FR) Sont divulgués un système et un procédé de planification d'instructions pour un processeur vectoriel reconfigurable. La divulgation comprend un diagramme de flux de données généré par un algorithme de logiciel. En premier lieu, il est vérifié que le diagramme de flux de données est conforme à une contrainte matérielle d'un vecteur reconfigurable; le diagramme de flux de données est traité au moyen d'une technologie de resynchronisation; puis, des instructions sont transmises et triées; une vérification de contrainte de ressource matérielle est effectuée selon des instructions transmises au même moment; une fois que la vérification de contrainte de ressource matérielle est réussie, une vérification de contrainte de ressource de registre est effectuée sur le diagramme de flux de données; une instruction de routage est insérée dans un intervalle de transmission d'instruction, de façon à garantir l'exactitude d'une fonction d'exécution; et enfin, la position d'une unité de traitement correspondant à chaque instruction est déterminée à l'aide d'un algorithme de clique maximum, achevant ainsi la distribution d'instructions. La présente invention résout le problème dans l'état de la technique qui est qu'un concepteur a besoin d'avoir une connaissance approfondie du matériel pour concevoir un bon algorithme à phase unique, afin de permettre que la performance de planification de cet algorithme soit bonne.
(ZH) 本发明公开一种可重构阵列处理器的指令调度系统及方法。包括:一个由软件算法生成的数据流图。先检查数据流图是否符合可重构阵列的硬件约束,利用重定时技术对数据流图进行处理,接着对指令进行发射排序,对同一时刻发射的指令进行硬件资源约束检查,硬件资源约束检查通过之后会对数据流图进行寄存器资源约束检查,在指令发射的间隔中插入路由指令来保证执行功能的正确性,最后利用最大团算法求出每一条指令对应的处理单元位置,完成指令分发。本发明解决了现有技术中需要依靠设计人员具备扎实的硬件知识设计出良好的单个阶段算法才能使得最终调度性能良好的问题。
Documents de brevet associés
Dernières données bibliographiques dont dispose le Bureau international