Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2022000438 - SYSTÈME D'INTÉGRATION TRIDIMENSIONNELLE DE PUCE DRAM ET SON PROCÉDÉ DE FABRICATION

Numéro de publication WO/2022/000438
Date de publication 06.01.2022
N° de la demande internationale PCT/CN2020/099997
Date du dépôt international 02.07.2020
CIB
H01L 23/48 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
48Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
H01L 25/065 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
03les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes H01L27/-H01L51/132
04les dispositifs n'ayant pas de conteneurs séparés
065les dispositifs étant d'un type prévu dans le groupe H01L27/81
H01L 21/768 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
768Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
H01L 21/52 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
52Montage des corps semi-conducteurs dans les conteneurs
Déposants
  • 复旦大学 FUDAN UNIVERSITY [CN]/[CN]
  • 上海集成电路制造创新中心有限公司 SHANGHAI INTEGRATED CIRCUIT MANUFACTURING INNOVATION CENTER CO., LTD [CN]/[CN]
Inventeurs
  • 朱宝 ZHU, Bao
  • 陈琳 CHEN, Lin
  • 孙清清 SUN, Qingqing
  • 张卫 ZHANG, Wei
Mandataires
  • 北京得信知识产权代理有限公司 BEIJING TRUSTED INTELLECTUAL PROPERTY AGENCY LTD
Données relatives à la priorité
202010620300.530.06.2020CN
Langue de publication Chinois (zh)
Langue de dépôt chinois (ZH)
États désignés
Titre
(EN) DRAM CHIP THREE-DIMENSIONAL INTEGRATION SYSTEM AND MANUFACTURING METHOD THEREFOR
(FR) SYSTÈME D'INTÉGRATION TRIDIMENSIONNELLE DE PUCE DRAM ET SON PROCÉDÉ DE FABRICATION
(ZH) 一种DRAM芯片三维集成系统及其制备方法
Abrégé
(EN) Disclosed in the present invention are a DRAM chip three-dimensional integration system and a manufacturing method therefor. Said method comprises: forming, by etching, several trench structures on the front and back sides of a silicon wafer; then, forming, by etching, a TSV structure between two vertically opposite trenches for electrical connection; next, placing DRAM chips in the trenches, and using a copper-copper bonding method to electrically connect the chips in the vertical direction to the TSV structures; and finally, forming a redistribution layer to electrically connect the chips in the horizontal direction. The present invention can fully utilize silicon materials, and can avoid problems such as warpage and deformation of interposers. In addition, as the chips are placed in the trenches, the overall package thickness will not be increased, and the chips can be protected from external impact.
(FR) Un système d'intégration tridimensionnelle de puce DRAM et son procédé de fabrication sont divulgués dans la présente invention. Ledit procédé consiste à : former, par gravure, plusieurs structures de tranchée sur les côtés avant et arrière d'une tranche de silicium; ensuite, former, par gravure, une structure TSV entre deux tranchées opposées verticalement aux fins d'une connexion électrique; ensuite, placer des puces DRAM dans les tranchées, et utiliser un procédé de liaison cuivre-cuivre pour connecter électriquement les puces, dans la direction verticale, aux structures TSV; et enfin, former une couche de redistribution pour connecter électriquement les puces dans la direction horizontale. La présente invention peut pleinement utiliser des matériaux de silicium, et peut éviter des problèmes tels que le gauchissement et la déformation d'interposeurs. De plus, lorsque les puces sont placées dans les tranchées, l'épaisseur globale du boîtier n'est pas accrue, et les puces peuvent être protégées contre un impact externe.
(ZH) 本发明公开了一种DRAM芯片三维集成系统及其制备方法。在硅片正反面刻蚀出若干个沟槽结构;然后,在上下相对的两个沟槽之间刻蚀出TSV结构进行电气连通;接着,在沟槽内放置DRAM芯片,并采用铜-铜键合的方式使得垂直方向上芯片与TSV结构电气连通;最后进行重布线,使得水平方向上的芯片之间电气连通。本发明能够充分利用硅材料,而且可以避免转接板出现翘曲、变形等问题。此外,将芯片放置在沟槽内,既不会增大整体封装厚度,又能保护芯片不会受到外力冲击。
Related patent documents
Dernières données bibliographiques dont dispose le Bureau international