Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2021247195 - STRUCTURES ET TECHNIQUES D'AUTOASSEMBLAGE DIRIGÉ

Numéro de publication WO/2021/247195
Date de publication 09.12.2021
N° de la demande internationale PCT/US2021/031203
Date du dépôt international 07.05.2021
CIB
H01L 23/485 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
48Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
482formées de couches conductrices inséparables du corps semi-conducteur sur lequel elles ont été déposées
485formées de structures en couches comprenant des couches conductrices et isolantes, p.ex. contacts planaires
H01L 23/535 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
52Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre
535comprenant des interconnexions internes, p.ex. structures d'interconnexions enterrées
H01L 23/538 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
52Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre
538la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
CPC
G03F 7/0002
GPHYSICS
03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR;
7Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
H01L 21/0337
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
033comprising inorganic layers
0334characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
0337characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
H01L 21/31144
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
18the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
31to form insulating layers thereon, e.g. for masking or by using photolithographic techniques
3105After-treatment
311Etching the insulating layers ; by chemical or physical means
31144using masks
H01L 21/76816
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
768Applying interconnections to be used for carrying current between separate components within a device ; comprising conductors and dielectrics
76801characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
76802by forming openings in dielectrics
76816Aspects relating to the layout of the pattern or to the size of vias or trenches
Déposants
  • INTEL CORPORATION [US]/[US]
Inventeurs
  • BLACKWELL, James, Munro
  • BRISTOL, Robert, L.
  • CHEN, Xuanxuan
  • DOYLE, Lauren, Elizabeth
  • GSTREIN, Florian
  • HAN, Eungnak
  • HOLYBEE, Brandon, Jay
  • KRYSAK, Marie
  • MAHDI, Tayseer
  • SCHENKER, Richard, E.
  • SINGH, Gurpreet
  • WALKER, Emily, Susan
Mandataires
  • HARTMANN, Natalya
Données relatives à la priorité
17/032,51725.09.2020US
63/033,72102.06.2020US
Langue de publication Anglais (en)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) DIRECTED SELF-ASSEMBLY STRUCTURES AND TECHNIQUES
(FR) STRUCTURES ET TECHNIQUES D'AUTOASSEMBLAGE DIRIGÉ
Abrégé
(EN) Disclosed herein are structures and techniques utilizing directed self-assembly for microelectronic device fabrication. For example, a microelectronic structure may include a patterned region including a first conductive line and a second conductive line, wherein the second conductive line is adjacent to the first conductive line; and an unordered region having an unordered lamellar pattern, wherein the unordered region is coplanar with the patterned region.
(FR) L'invention concerne des structures et des techniques utilisant un auto-assemblage dirigé pour la fabrication de dispositifs microélectroniques. Par exemple, une structure microélectronique peut comprendre une région à motifs comprenant une première ligne conductrice et une seconde ligne conductrice, la seconde ligne conductrice étant adjacente à la première ligne conductrice; et une région non ordonnée ayant un motif lamellaire non ordonné, la région non ordonnée étant coplanaire avec la région à motifs.
Documents de brevet associés
Dernières données bibliographiques dont dispose le Bureau international