Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2021056299 - MÉMOIRE, MATRICE DE MÉMOIRE ET PROCÉDÉ DE LECTURE-ÉCRITURE DE DONNÉES POUR MÉMOIRE

Numéro de publication WO/2021/056299
Date de publication 01.04.2021
N° de la demande internationale PCT/CN2019/108014
Date du dépôt international 26.09.2019
CIB
H01L 27/11502 2017.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04le substrat étant un corps semi-conducteur
10comprenant une pluralité de composants individuels dans une configuration répétitive
105comprenant des composants à effet de champ
112Structures de mémoires mortes
115Mémoires mortes programmables électriquement; Procédés de fabrication à étapes multiples de ces dispositifs
11502avec condensateurs ferro-électriques de mémoire
CPC
H01L 27/11502
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
112Read-only memory structures ; [ROM] and multistep manufacturing processes therefor
115Electrically programmable read-only memories; Multistep manufacturing processes therefor
11502with ferroelectric memory capacitors
Déposants
  • 华为技术有限公司 HUAWEI TECHNOLOGIES CO., LTD. [CN]/[CN]
Inventeurs
  • 许俊豪 XU, Jeffrey Junhao
Mandataires
  • 深圳市深佳知识产权代理事务所(普通合伙) SHENPAT INTELLECTUAL PROPERTY AGENCY
Données relatives à la priorité
Langue de publication chinois (ZH)
Langue de dépôt chinois (ZH)
États désignés
Titre
(EN) MEMORY, MEMORY ARRAY, AND DATA READ-WRITE METHOD FOR MEMORY
(FR) MÉMOIRE, MATRICE DE MÉMOIRE ET PROCÉDÉ DE LECTURE-ÉCRITURE DE DONNÉES POUR MÉMOIRE
(ZH) 一种存储器、存储器阵列以及存储器的数据读写方法
Abrégé
(EN)
A memory (10), a memory array (200), and a data read-write method for the memory (10). The memory (10) comprises: a first semiconductor (101), a first ferroelectric thin film (102), a first write electrode (103), a first read electrode (104) and a second read electrode (105), wherein two opposite ends of the first semiconductor (101) are respectively provided with the first read electrode (104) and the second read electrode (105); the first ferroelectric thin film (102) is wrapped around the surface, that is not connected to the first read electrode (104) and the second read electrode (105), of the first semiconductor (101); and an outer surface of the first ferroelectric thin film (102) is connected to the first write electrode (103). A voltage is applied to the first ferroelectric thin film (102) by means of the first write electrode (103), so as to change a polarization state of the first ferroelectric thin film (102). Charge distribution in the first semiconductor is modulated according to different polarization states of the first ferroelectric thin film (102), such that the first semiconductor (101) generates different currents when the same read voltage is applied to the first read electrode (104) and the second read electrode (105).
(FR)
L'invention concerne une mémoire (10), une matrice de mémoire (200) et un procédé de lecture-écriture de données pour la mémoire (10). La mémoire (10) comprend : un premier semi-conducteur (101), une première couche mince ferroélectrique (102), une première électrode d'écriture (103), une première électrode de lecture (104) et une seconde électrode de lecture (105), deux extrémités opposées du premier semi-conducteur (101) étant respectivement pourvues de la première électrode de lecture (104) et de la seconde électrode de lecture (105) ; la première couche mince ferroélectrique (102) étant enroulée autour de la surface, qui n'est pas connectée à la première électrode de lecture (104) et à la seconde électrode de lecture (105), du premier semi-conducteur (101) ; et une surface externe de la première couche mince ferroélectrique (102) est connectée à la première électrode d'écriture (103). Une tension est appliquée à la première couche mince ferroélectrique (102) au moyen de la première électrode d'écriture (103), de manière à changer un état de polarisation de la première couche mince ferroélectrique (102). La distribution de charges dans le premier semi-conducteur est modulée selon différents états de polarisation de la première couche mince ferroélectrique (102), de telle sorte que le premier semi-conducteur (101) génère des courants différents quand la même tension de lecture est appliquée à la première électrode de lecture (104) et à la seconde électrode de lecture (105).
(ZH)
一种存储器(10)、存储器阵列(200)以及存储器(10)的数据读写方法。其中,存储器(10)包括:第一半导体(101)、第一铁电薄膜(102)、第一写电极(103)、第一读电极(104)以及第二读电极(105);第一半导体(101)相对的两端分别设置第一读电极(104)与第二读电极(105);第一铁电薄膜(102)包裹第一半导体(101)的未被第一读电极(104)和第二读电极(105)连接的表面;第一铁电薄膜(102)的外表面与第一写电极(103)连接。通过第一写电极(103)向第一铁电薄膜(102)施加电压,以改变第一铁电薄膜(102)的极化状态。根据第一铁电薄膜(102)不同的极化状态调制第一半导体内电荷分布情况,使得第一半导体(101)在第一读电极(104)与第二读电极(105)施加相同读取电压时,产生不同的电流。
Dernières données bibliographiques dont dispose le Bureau international