(EN) Described herein are apparatus and methods for realization of time interleaved digital-to-analog converters (DACs) by detecting and aligning phase mismatches. In an implementation, a N-time interleaved DAC includes N DACs and N replica DACs, where a first set of N/2 DACs operate at a clock A and a second set of N/2 DACs operate at a clock B, and where N is at least two. The phase detector generates a phase detection output by comparing outputs of the first and second set of N/2 replica DACs with a multiplexor (MUX) clock, where the MUX clock is a multiple of a frequency of the clock A or the clock B. The clock A and the clock B are aligned with the MUX clock by advancing a phase of the clock A and the clock B until the phase detection output achieves a zero crossing.
(FR) L'invention concerne un appareil et des procédés de réalisation de convertisseurs numérique-analogique (DAC) à entrelacement temporel par détection et alignement de non-concordances de phase. Dans un mode de réalisation, un DAC entrelacé N fois comprend N DAC et N DAC répliques, un premier ensemble de N/2 DAC fonctionnant à une horloge A et un second ensemble de N/2 DAC fonctionnant à une horloge B, et N étant au moins égal à deux. Le détecteur de phase génère une sortie de détection de phase par comparaison des sorties des premier et second ensembles de N/2 DAC répliques à une horloge de multiplexeur (MUX), l'horloge de MUX étant un multiple d'une fréquence de l'horloge A ou de l'horloge B. L'horloge A et l'horloge B sont alignées avec l'horloge de MUX par avance d'une phase de l'horloge A et de l'horloge B jusqu'à ce que la sortie de détection de phase atteigne un passage par zéro.