Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2021011129 - APPAREIL ET PROCÉDÉS DE RÉALISATION DE CONVERTISSEURS NUMÉRIQUE-ANALOGIQUE ENTRELACÉS N FOIS

Numéro de publication WO/2021/011129
Date de publication 21.01.2021
N° de la demande internationale PCT/US2020/037157
Date du dépôt international 11.06.2020
CIB
H03M 1/06 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
MCODAGE, DÉCODAGE OU CONVERSION DE CODE, EN GÉNÉRAL
1Conversion analogique/numérique; Conversion numérique/analogique
06Compensation ou prévention continue de l'influence indésirable de paramètres physiques
H03M 1/08 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
MCODAGE, DÉCODAGE OU CONVERSION DE CODE, EN GÉNÉRAL
1Conversion analogique/numérique; Conversion numérique/analogique
06Compensation ou prévention continue de l'influence indésirable de paramètres physiques
08du bruit
H03M 1/66 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
MCODAGE, DÉCODAGE OU CONVERSION DE CODE, EN GÉNÉRAL
1Conversion analogique/numérique; Conversion numérique/analogique
66Convertisseurs numériques/analogiques
CPC
H03M 1/0624
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
06Continuously compensating for, or preventing, undesired influence of physical parameters
0617characterised by the use of methods or means not specific to a particular type of detrimental influence
0624by synchronisation
H03M 1/0658
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
06Continuously compensating for, or preventing, undesired influence of physical parameters
0617characterised by the use of methods or means not specific to a particular type of detrimental influence
0634by averaging out the errors, e.g. using sliding scale
0656in the time domain, e.g. using intended jitter as a dither signal
0658by calculating a running average of a number of subsequent samples
H03M 1/0678
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
06Continuously compensating for, or preventing, undesired influence of physical parameters
0617characterised by the use of methods or means not specific to a particular type of detrimental influence
0675using redundancy
0678using additional components or elements, e.g. dummy components
H03M 1/0836
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
06Continuously compensating for, or preventing, undesired influence of physical parameters
08of noise
0836of phase error, e.g. jitter
H03M 1/1215
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
12Analogue/digital converters
1205Multiplexed conversion systems
121Interleaved, i.e. using multiple converters or converter parts for one channel
1215using time-division multiplexing
H03M 1/66
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
1Analogue/digital conversion; Digital/analogue conversion
66Digital/analogue converters
Déposants
  • CIENA CORPORATION [US]/[US]
Inventeurs
  • GRESHISHCHEV, Yuriy
  • PARVIZI, Mahdi
  • MCPHERSON, Douglas
  • BEN-HAMIDA, Naim
Mandataires
  • HUQ, Abhik A.
  • MASON, Elliott J.
Données relatives à la priorité
16/510,48912.07.2019US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) APPARATUS AND METHODS FOR REALIZATION OF N TIME INTERLEAVED DIGITAL-TO-ANALOG CONVERTERS
(FR) APPAREIL ET PROCÉDÉS DE RÉALISATION DE CONVERTISSEURS NUMÉRIQUE-ANALOGIQUE ENTRELACÉS N FOIS
Abrégé
(EN)
Described herein are apparatus and methods for realization of time interleaved digital-to-analog converters (DACs) by detecting and aligning phase mismatches. In an implementation, a N-time interleaved DAC includes N DACs and N replica DACs, where a first set of N/2 DACs operate at a clock A and a second set of N/2 DACs operate at a clock B, and where N is at least two. The phase detector generates a phase detection output by comparing outputs of the first and second set of N/2 replica DACs with a multiplexor (MUX) clock, where the MUX clock is a multiple of a frequency of the clock A or the clock B. The clock A and the clock B are aligned with the MUX clock by advancing a phase of the clock A and the clock B until the phase detection output achieves a zero crossing.
(FR)
L'invention concerne un appareil et des procédés de réalisation de convertisseurs numérique-analogique (DAC) à entrelacement temporel par détection et alignement de non-concordances de phase. Dans un mode de réalisation, un DAC entrelacé N fois comprend N DAC et N DAC répliques, un premier ensemble de N/2 DAC fonctionnant à une horloge A et un second ensemble de N/2 DAC fonctionnant à une horloge B, et N étant au moins égal à deux. Le détecteur de phase génère une sortie de détection de phase par comparaison des sorties des premier et second ensembles de N/2 DAC répliques à une horloge de multiplexeur (MUX), l'horloge de MUX étant un multiple d'une fréquence de l'horloge A ou de l'horloge B. L'horloge A et l'horloge B sont alignées avec l'horloge de MUX par avance d'une phase de l'horloge A et de l'horloge B jusqu'à ce que la sortie de détection de phase atteigne un passage par zéro.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international