(EN) The present invention relates to the technical field of chips, and disclosed thereby are a three-phase inversion power chip and a preparation method therefor. The preparation method comprises: forming active regions and an isolation region located outside of the active regions on a substrate; forming a source, drain, and gate of a transistor in each active region; forming a first pad, second pad, third pad, and fourth pad in the isolation region; extending a source, drain, and gate of a chip to the first pad, second pad, third pad, or fourth pad corresponding thereto; and electrically connecting the source, drain, and gate of the transistor to the first pad, second pad, third pad, or fourth pad corresponding thereto. In the three-phase inversion power chip prepared by using the preparation method for a three-phase inversion power chip as provided by the present invention, the degree of integration is increased and the parasitic inductance between chips is reduced, thereby improving the working efficiency of a circuit.
(FR) La présente invention se rapporte au domaine technique des puces et concerne ainsi une puce de puissance d'inversion triphasée et son procédé de préparation. Le procédé de préparation comprend les étapes consistant à : former des régions actives et une région d'isolation située à l'extérieur des régions actives sur un substrat ; former une source, un drain et une grille d'un transistor dans chaque région active ; former un premier tampon, un deuxième tampon, un troisième tampon et un quatrième tampon dans la région d'isolation ; étendre une source, un drain et une grille d'une puce au premier tampon, deuxième tampon, troisième tampon ou quatrième tampon correspondant à celle-ci ; et connecter électriquement la source, le drain et la grille du transistor au premier tampon, au deuxième tampon, au troisième tampon, ou au quatrième tampon correspondant à celui-ci. Dans la puce de puissance d'inversion triphasée préparée en utilisant le procédé de préparation pour une puce de puissance d'inversion triphasée décrite par la présente invention, le degré d'intégration est augmenté et l'inductance parasite entre les puces est réduite, ce qui permet d'améliorer l'efficacité de fonctionnement d'un circuit.
(ZH) 本发明涉及芯片技术领域，公开了一种三相逆变功率芯片及其制备方法，该制备方法包括在衬底上形成有源区和位于有源区之外的隔离区，在每个有源区中形成晶体管的源极、漏极和栅极，在隔离区形成第一焊盘、第二焊盘、第三焊盘和第四焊盘，将芯片的源极、漏极和栅极均延伸至与之对应的第一焊盘、第二焊盘、第三焊盘或第四焊盘，并将晶体管的源极、漏极和栅极和与之对应的第一焊盘、第二焊盘、第三焊盘或第四焊盘电性连接。采用本发明提供的三相逆变功率芯片的制备方法制备的三相逆变功率芯片，提高了集成度且减小了芯片间的寄生电感，从而提高了电路的工作效率。