(EN) The present invention provides a semiconductor device with a novel structure. The semiconductor device has: a silicon substrate that has a first circuit; a first element layer that has a second circuit; and a second element layer that has a third circuit. The first circuit has a first transistor. The second circuit has a second transistor. The third circuit has a memory cell. The memory cell has a third transistor and a capacitor. The first element layer and the second element layer constitute a laminated block that is provided laminated in the perpendicular direction or substantially perpendicular direction to the surface of the silicon substrate. A plurality of the laminated blocks are laminated in the perpendicular direction or substantially perpendicular direction to the surface of the silicon substrate. Each of the plurality of laminated blocks has a first wiring provided in the perpendicular direction or the substantially perpendicular direction relative to the surface of the silicon substrate, said laminated blocks are electrically connected with the wiring interposed therebetween.
(FR) La présente invention concerne un dispositif à semi-conducteur comportant une nouvelle structure. Le dispositif à semi-conducteur comprend : un substrat de silicium qui a un premier circuit; une première couche d'élément qui a un deuxième circuit; et une seconde couche d'élément qui a un troisième circuit. Le premier circuit comporte un premier transistor. La deuxième circuit comporte un deuxième transistor. Le troisième circuit comprend une cellule de mémoire. La cellule de mémoire comprend un troisième transistor et un condensateur. La première couche d'élément et la seconde couche d'élément constituent un bloc stratifié qui est disposé stratifié dans la direction perpendiculaire ou sensiblement perpendiculaire à la surface du substrat de silicium. Une pluralité de blocs stratifiés sont stratifiés dans la direction perpendiculaire ou sensiblement perpendiculaire à la surface du substrat de silicium. Chacun de la pluralité de blocs stratifiés a un premier câblage disposé dans la direction perpendiculaire ou la direction sensiblement perpendiculaire par rapport à la surface du substrat de silicium, lesdits blocs stratifiés étant électriquement connectés au câblage interposé entre eux.
(JA) 新規な構成の半導体装置を提供すること。 半導体装置は、 第１回路を有するシリコン基板と、 第２回路を有する第１素子層と、 第３回路を有す る第２素子層と、を有する。第１回路は、第１トランジスタを有する。第２回路は、第２トランジス タを有する。第３回路は、メモリセルを有する。メモリセルは、第３トランジスタと、キャパシタと、 を有する。 第１素子層および第２素子層は、 シリコン基板の表面に対して垂直方向または概略垂直方 向に積層して設けられる積層ブロックを構成する。 積層ブロックは、 シリコン基板の表面に対して垂 直方向または概略垂直方向に積層して複数設けられる。 複数の積層ブロックはそれぞれ、 シリコン基 板の表面に対して垂直方向または概略垂直方向に設けられた第１配線を有し、当該配線を介して電 気的に接続される。
