Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2020223474 - GESTION DE COURANT DE CRÊTE DANS UN RÉSEAU DE MÉMOIRE

Numéro de publication WO/2020/223474
Date de publication 05.11.2020
N° de la demande internationale PCT/US2020/030698
Date du dépôt international 30.04.2020
CIB
G11C 5/14 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
5Détails de mémoires couverts par le groupe G11C11/71
14Dispositions pour l'alimentation
G11C 16/30 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
16Mémoires mortes programmables effaçables
02programmables électriquement
06Circuits auxiliaires, p.ex. pour l'écriture dans la mémoire
30Circuits d'alimentation
CPC
G05F 3/26
GPHYSICS
05CONTROLLING; REGULATING
FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
3Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
02Regulating voltage or current
08wherein the variable is dc
10using uncontrolled devices with non-linear characteristics
16being semiconductor devices
20using diode- transistor combinations
26Current mirrors
G11C 16/26
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
06Auxiliary circuits, e.g. for writing into memory
26Sensing or reading circuits; Data output circuits
G11C 16/30
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
16Erasable programmable read-only memories
02electrically programmable
06Auxiliary circuits, e.g. for writing into memory
30Power supply circuits
G11C 2207/2227
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
2207Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
22Control and timing of internal memory operations
2227Standby or low power modes
G11C 5/04
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
5Details of stores covered by G11C11/00
02Disposition of storage elements, e.g. in the form of a matrix array
04Supports for storage elements ; , e.g. memory modules; Mounting or fixing of storage elements on such supports
G11C 5/145
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
5Details of stores covered by G11C11/00
14Power supply arrangements
145Applications of charge pumps
Déposants
  • MICRON TECHNOLOGY, INC. [US]/[US]
Inventeurs
  • PICCARDI, Michele
  • GUO, Xiaojiang
  • KAVALIPURAPU, Kalyan Chakravarthy C.
Mandataires
  • PERDOK, Monique M.
  • ARORA, Suneel
  • BEEKMAN, Marvin
  • BLACK, David W.
  • LANG, Roger
  • SCHEER, Bradley W.
Données relatives à la priorité
16/400,39801.05.2019US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) PEAK CURRENT MANAGEMENT IN A MEMORY ARRAY
(FR) GESTION DE COURANT DE CRÊTE DANS UN RÉSEAU DE MÉMOIRE
Abrégé
(EN)
An electronic device comprises a multi-chip package including multiple memory dice that include a memory array, charging circuitry, polling circuitry and a control unit. The charging circuitry is configured to perform one or more memory events in a high current mode using a high current level or in a low current mode using a lower current level. The polling circuitry is configured to poll a power status node common to the multiple memory dice to determine availability of the high current mode. The control unit is configured to operate the charging circuitry in the high current mode to perform the one or more memory events when the polling circuitry indicates that the high current mode is available, and operate the charging circuitry in the low current mode to perform the one or more memory events when the polling circuitry indicates that the high current mode is unavailable.
(FR)
L'invention concerne un dispositif électronique qui comprend un boîtier à puces multiples comprenant de multiples puces de mémoire qui comprennent un réseau de mémoire, un circuit de charge, un circuit d'interrogation préalable et une unité de commande. Le circuit de charge est configuré pour effectuer un ou plusieurs événements de mémoire dans un mode à courant élevé à l'aide d'un niveau de courant élevé ou dans un mode à faible courant à l'aide d'un niveau de courant inférieur. Le circuit d'interrogation préalable est configuré pour interroger un noeud d'état de puissance commun aux multiples puces de mémoire afin de déterminer la disponibilité du mode à courant élevé. L'unité de commande est configurée pour faire fonctionner le circuit de charge dans le mode à courant élevé afin d'effectuer un ou plusieurs événements de mémoire lorsque le circuit d'interrogation préalable indique que le mode à courant élevé est disponible, et faire fonctionner le circuit de charge dans le mode à faible courant afin d'effectuer un ou plusieurs événements de mémoire lorsque le circuit d'interrogation préalable indique que le mode à courant élevé n'est pas disponible.
Dernières données bibliographiques dont dispose le Bureau international