Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2020199534 - APPAREIL D'AFFICHAGE ET PANNEAU D'AFFICHAGE ASSOCIÉ, ET CIRCUIT D'ATTAQUE DE PIXELS DE PANNEAU D'AFFICHAGE

Document

说明书

发明名称 0001   0002   0003   0004   0005   0006   0007   0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110   0111   0112   0113   0114   0115   0116   0117   0118   0119   0120   0121   0122   0123   0124   0125   0126   0127   0128   0129   0130   0131   0132   0133   0134   0135   0136   0137   0138   0139   0140   0141   0142   0143   0144   0145   0146   0147   0148   0149   0150   0151   0152   0153   0154   0155   0156   0157   0158   0159   0160   0161   0162   0163  

权利要求书

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19  

附图

1   2   3   4   5   6   7   8   9   10   11   12  

说明书

发明名称 : 显示装置及其显示面板、显示面板的像素驱动电路

[0001]
相关申请的交叉引用
[0002]
本申请要求2019年03月29日申请的,申请号为201910250976.7,名称为“显示装置及其显示面板、显示面板的像素驱动电路”的中国专利申请的优先权,在此将其全文引入作为参考。

技术领域

[0003]
本申请涉及显示设备技术领域,尤其涉及一种显示装置及其显示面板、显示面板的像素驱动电路。

背景技术

[0004]
随着显示装置的快速发展,用户对显示屏幕占比的要求越来越高。由于移动终端的显示屏幕上方通常需要安装摄像头、传感器、听筒等元件,因此先前技术中采用异形屏(notch)设计方案,显示屏幕上部通常会预留一部分区域用于安装上述元件,影响了显示屏幕的整体一致性,从而使全面屏显示受到业界越来越多的关注。
[0005]
发明内容
[0006]
本申请的目的是提供一种用于全面屏的显示装置及其显示面板、显示面板的像素驱动电路。
[0007]
本发明的有益效果在于:
[0008]
1)对于采样晶体管与驱动晶体管在任一工作阶段都未短接为二极管的像素驱动电路,通过改变每一子像素的像素驱动电路中的驱动晶体管宽长比,使得:同一灰阶下,各同色子像素的驱动晶体管的宽长比与驱动电流成正比;
[0009]
对于采样晶体管和/或驱动晶体管在一工作阶段短接为二极管,且采样晶体管与驱动晶体管不为同一晶体管的像素驱动电路,通过改变每一子像素的像素驱动电路中的驱动晶体管宽长比,使得:同一灰阶下,各同色子像素的驱动晶体管的宽长比与驱动电流成正比;
[0010]
对于采样晶体管和/或驱动晶体管在一工作阶段短接为二极管,且采样晶体管与驱动晶体管为同一晶体管的像素驱动电路,通过改变每一子像素的像素驱动电路中的驱动晶体管宽长比以及存储电容大小,使得:同一灰阶下,各同色子像素的存储电容的充电饱和度相同,各同色子像素的驱动晶体管的宽长比、存储电容的大小都与驱动电流成正比,其中,所述充电饱和度为所述存储电容在充电阶段结束时的实际所充电压与理论应冲电压的差值。
[0011]
好处在于:通过产品结构设置,可实现对各个同色子像素施加同一数据电压,各同色子像素流经的驱动电流可达到亮度一致的显示效果;避免Gamma调节过程中,不同时刻、不同像素为获得能使亮度一致的数据电压而进行的大量运算,降低对驱动芯片的驱动能力要求。
[0012]
2)可选方案中,对于采样晶体管与驱动晶体管在任一工作阶段都未短接为二极管的像素驱动电路,可以为2T1C或3T1C结构。其中3T1C相对于2T1C,在驱动晶体管与子像素之间增加一发光晶体管。
[0013]
3)可选方案中,对于采样晶体管与驱动晶体管在一工作阶段短接为二极管的像素驱动电路,所述像素驱动电路为4T1C、4T2C、5T1C、6T1C、或7T1C结构。
[0014]
优选地,所述像素驱动电路为6T1C或7T1C结构,所述存储电容在充电阶段结束时的理论应冲电压为所述数据信号电压与所述驱动晶体管的阈值电压的差值。
[0015]
4)可选方案中,所述显示面板包括透明显示区,所述像素驱动电路为所述透明显示区中各第一OLED子像素的像素驱动电路。
[0016]
对于采样晶体管与驱动晶体管在任一工作阶段都未短接为二极管的像素驱动电路,本方案通过改变每一第一OLED子像素的像素驱动电路中的驱动晶体管宽长比,使得:同一灰阶下,各同色第一OLED子像素的驱动晶体管的宽长比与驱动电流成正比;可达到透明显示区的亮度一致,同时又避免了Gamma调节过程中的大量运算。
[0017]
对于采样晶体管和/或驱动晶体管在一工作阶段短接为二极管,且采样晶体管与驱动晶体管不为同一晶体管的像素驱动电路,本方案通过改变每一第一OLED子像素的像素驱动电路中的驱动晶体管宽长比,使得:同一灰阶下,各同色第一OLED子像素的驱动晶体管的宽长比与驱动电流成正比;可达到透明显示区的亮度一致,同时又避免了Gamma调节过程中的大量运算。
[0018]
对于采样晶体管和/或驱动晶体管在一工作阶段短接为二极管,且采样晶体管与驱动晶体管为同一晶体管的像素驱动电路,本方案通过改变每一第一OLED子像素的像素驱动电路中的驱动晶体管宽长比以及存储电容大小,使得:同一灰阶下,各同色第一OLED子像素的存储电容的充电饱和度相同,各同色第一OLED子像素的驱动晶体管的宽长比、存储电容的大小都与驱动电流成正比,可达到透明显示区的亮度一致,同时又避免了Gamma调节过程中的大量运算。
[0019]
5)可选方案中,所述显示面板包括透明显示区与非透明显示区,所述像素驱动电路为所述透明显示区中各第一OLED子像素与非透明显示区各第二OLED子像素的像素驱动电路。
[0020]
当所述采样晶体管与所述驱动晶体管在任一工作阶段都未短接为二极管时,同一灰阶下,各第一OLED同色子像素的驱动晶体管的宽长比与驱动电流之比等于各第二OLED同色子像素的驱动晶体管的宽长比与驱动电流之比;
[0021]
当所述采样晶体管和/或所述驱动晶体管在一工作阶段短接为二极管,且所述采样晶体管与所述驱动晶体管不为同一晶体管时,同一灰阶下,各第一OLED同色子像素的驱动晶体管的宽长比与驱动电流之比等于各第二OLED同色子像素的驱动晶体管的宽长比与驱动电流之比;
[0022]
当所述采样晶体管和/或所述驱动晶体管在一工作阶段短接为二极管,且所述采样晶体管与所述驱动晶体管为同一晶体管时,各第一OLED同色子像素的存储电容的充电饱和度与各第二OLED同色子像素的存储电容的充电饱和度相同,各第一OLED同色子像素的驱动晶体管的宽长比与驱动电流之比等于各第二OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,各第一OLED同色子像素的存储电容的大小与驱动电流之比等于各第二OLED同色子像素的存储电容的大小与驱动电流之比。
[0023]
本方案实现了对透明显示区与非透明显示区的各个同色子像素施加同一数据电压,各同色子像素流经的驱动电流可达到亮度一致的显示效果,提高整屏显示均一性。相对于透明显示区的各个同色子像素施加一数据电压,非透明显示区的各个同色子像素施加另一数据电压的方案,前者方案对驱动芯片的驱动能力要求低,后者方案的驱动晶体管的宽长比、电容大小设置更灵活。
[0024]
6)可选方案中,对于5)可选方案,透明显示区的像素密度小于所述非透明显示区的像素密度。减小透明显示区的像素密度,可以简化像素、驱动电路的膜层结构,降低透光功能下的衍射问题。
[0025]
7)可选方案中,所述显示面板包括透明显示区、非透明显示区以及位于所述透明显示区与所述非透明显示区之间的过渡区,所述像素驱动电路为所述透明显示区中各第一OLED子像素、非透明显示区各第二OLED子像素以及过渡区中各第三OLED子像素的像素驱动电路;
[0026]
当所述采样晶体管与所述驱动晶体管在任一工作阶段都未短接为二极管时,同一灰阶下,各第一OLED同色子像素的驱动晶体管的宽长比与驱动电流之比等于各第三OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,且不等于各第二OLED同色子像素的驱动晶体管的宽长比与驱动电流之比;或同一灰阶下,各第一OLED同色子像素的驱动晶体管的宽长比与驱动电流之比等于各第二OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,且等于各第三OLED同色子像素的驱动晶体管的宽长比与驱动电流之比;
[0027]
当所述采样晶体管和/或所述驱动晶体管在一工作阶段短接为二极管,且所述采样晶体管与所述驱动晶体管不为同一晶体管时,同一灰阶下,各第一OLED同色子像素的驱动晶体管的宽长比与驱动电流之比等于各第三OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,且不等于各第二OLED同色子像素的驱动晶体管的宽长比与驱动电流之比;或同一灰阶下,各第一OLED同色子像素的驱动晶体管的宽长比与驱动电流之比等于各第二OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,且等于各第三OLED同色子像素的驱动晶体管的宽长比与驱动电流之比;
[0028]
当所述采样晶体管和/或所述驱动晶体管在一工作阶段短接为二极管,且所述采样晶体管与所述驱动晶体管为同一晶体管时,各第一OLED同色子像素的存储电容的充电饱和度与各第三OLED同色子像素的存储电容的充电饱和度相同,且与各第二OLED同色子像素的存储电容的充电饱和度不同,各第一OLED同色子像素的驱动晶体管的宽长比与驱动电流之比等于各第三OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,且不等于各第二OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,各第一OLED同色子像素的存储电容的大小与驱动电流之比等于各第三OLED同色子像素的存储电容的大小与驱动电流之比,且不等于各第二OLED同色子像素的存储电容的大小与驱动电流之比;或同一灰阶下,各第一OLED同色子像素的存储电容的充电饱和度、各第二OLED同色子像素的存储电容的充电饱和度以及各第三OLED同色子像素的存储电容的充电饱和度相同,各第一OLED同色子像素的驱动晶体管的宽长比与驱动电流之比等于各第二OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,且等于各第三OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,各第一OLED同色子像素的存储电容的大小与驱动电流之比等于各第三OLED同色子像素的存储电容的大小与驱动电流之比,且等于各第二OLED同色子像素的存储电容的大小与驱动电流之比。
[0029]
本方案实现了对透明显示区与过渡区的各个同色子像素施加同一数据电压,各同色子像素流经的驱动电流可达到亮度一致的显示效果,提高透明显示区与过渡区显示均一性。此外,透明显示区与过渡区的驱动晶体管的宽长比、电容大小设置不必考虑非透明显示区的驱动晶体管的宽长比、电容大小设置,因而各自设置更灵活。
[0030]
或当所述采样晶体管与所述驱动晶体管在任一工作阶段都未短接为二极管时,同一灰阶下,各第一OLED同色子像素的驱动晶体管的宽长比与驱动电流之比等于各第二OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,且等于各第三OLED同色子像素的驱动晶体管的宽长比与驱动电流之比;
[0031]
当所述采样晶体管和/或所述驱动晶体管在一工作阶段短接为二极管,且所述采样晶体管与所述驱动晶体管不为同一晶体管时,同一灰阶下,各第一OLED同色子像素的驱动晶体管的宽长比与驱动电流之比等于各第二OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,且等于各第三OLED同色子像素的驱动晶体管的宽长比与驱动电流之比;
[0032]
当所述采样晶体管和/或所述驱动晶体管在一工作阶段短接为二极管,且所述采样晶体管与所述驱动晶体管为同一晶体管时,同一灰阶下,各第一OLED同色子像素的存储电容的充电饱和度、各第二OLED同色子像素的存储电容的充电饱和度以及各第三OLED同色子像素的存储电容的充电饱和度相同,各第一OLED同色子像素的驱动晶体管的宽长比与驱动电流之比等于各第二OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,且等于各第三OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,各第一OLED同色子像素的存储电容的大小与驱动电流之比等于各第三OLED同色子像素的存储电容的大小与驱动电流之比,且等于各第二OLED同色子像素的存储电容的大小与驱动电流之比。
[0033]
本方案实现了对透明显示区、过渡区、与非透明显示区的各个同色子像素施加同一数据电压,各同色子像素流经的驱动电流可达到亮度一致的显示效果,提高整屏显示均一性。
[0034]
8)可选方案中,每一第一OLED子像素至少包括:透光阳极、位于所述透光阳极上的OLED发光材料层、以及位于所述OLED发光材料层上的透光阴极;每一第一OLED子像素的透光阳极与透光阴极之间施加驱动电压时,所述第一OLED子像素执行显示功能;每一第一OLED子 像素的透光阳极与透光阴极之间未施加驱动电压时,所述第一OLED子像素执行透光功能;
[0035]
各第一OLED子像素为PM驱动方式;所述透明显示区具有多行透光阳极和多列透光阴极,或具有多列透光阳极和多行透光阴极;每行/列透光阳极的长度越长,对应的像素驱动电路中的驱动晶体管的宽长比越大。
[0036]
按列分布的透光阳极相对于阵列式的块状透光阳极可以省略行与行之间的图形,按行分布的透光阳极相对于阵列式的块状透光阳极可以省略列与列之间的图形,上述两种结构都简化了平面方向的图形,可以缓解上下方向上的光线衍射问题,因而透明显示区下的光传感器成像效果佳。
[0037]
每行/列透光阳极的长度越长,所需的驱动电流大;而长度越长的透光阳极对应的像素驱动电路中的驱动晶体管的宽长比越大,提供的驱动电流越大。
[0038]
或各第一OLED子像素为PM驱动方式或AM驱动方式;所述透明显示区具有一行若干列透光阳极、或一列若干行透光阳极,所述透光阴极为面电极;每行/列透光阳极的长度越长,对应的像素驱动电路中的驱动晶体管的宽长比越大。
[0039]
9)可选方案中,所述透明显示区呈水滴状,矩形、圆形、椭圆形或刘海状。对于透光阳极按行分布的情况,水滴状、圆形、椭圆形或刘海状的部分行阳极长度短于其余部分行阳极长度。因而,长度较短的阳极对应的驱动电路中的驱动晶体管的宽长比较短;长度较长的阳极对应的驱动电路中的驱动晶体管的宽长比较长。
[0040]
10)可选方案中,所述像素驱动电路中,驱动电流流经路径上的各晶体管源漏极与金属互连线图案之间通过多个导电插塞电连接。多个导电插塞相对于一个导电插塞,可以降低源漏极与金属互连图案之间的电阻,从而降低该导电插塞的功耗。
[0041]
11)可选方案中,所述像素驱动电路中,驱动电流流经路径上的各晶体管的宽长比的范围为:1∶1~10∶1。上述宽长比设置得越大,越能降低该晶体管自身的电阻,也能降低该晶体管上的功耗。

附图说明

[0042]
图1是本申请一实施例中的显示面板的俯视图;
[0043]
图2是本申请一实施例中的显示面板的另一种像素驱动电路的电路图;
[0044]
图3是本申请一实施例中的显示面板的再一种像素驱动电路的电路图及对应工作时序图;
[0045]
图4是本申请一实施例中的显示面板的又一种像素驱动电路的电路图及对应工作时序图;
[0046]
图5是沿着图1中的AA直线的剖视图;
[0047]
图6是显示面板中各第一OLED子像素的另一种透光阳极的分布图;
[0048]
图7是本申请第二实施例中的显示面板的俯视图;
[0049]
图8是图7中部分区域的放大图;
[0050]
图9是沿着图8中的BB直线的剖视图;
[0051]
图10是本申请第三实施例中的显示面板的俯视图;
[0052]
图11是图10中部分区域的放大图;
[0053]
图12是本申请一实施例中的第三晶体管及第一极的金属互连结构的结构示意图。

具体实施方式

[0054]
为使本申请的上述目的、特征和优点能够更为明显易懂,下面结合附图对本申请的具体实施例做详细的说明。
[0055]
参照图1所示,该显示面板1包括阵列式像素单元11。每一像素单元11包括若干子像素11a、11b、11c。每一子像素(11a、11b、11c)的像素驱动电路包括采样晶体管X1、驱动晶体管X2与存储电容C。采样晶体管X1用于采集数据信号电压Vdata并将所采集到的数据信号电 压Vdata保持在存储电容C。驱动晶体管X2用于接收电源线供给的电流,并根据存储电容C保持的数据信号电压Vdata向子像素11a、11b、11c提供驱动电流Ids。
[0056]
同一灰阶下,各同色子像素11a/11b/11c的驱动晶体管X2的宽长比W/L与驱动电流Ids成正比。
[0057]
参照图1所示,像素驱动电路为2T1C结构,采样晶体管X1与驱动晶体管X2在任一工作阶段都未短接为二极管。
[0058]
采样晶体管X1采集到的数据信号电压为Vdata。
[0059]
在发光阶段,对于PMOS驱动晶体管X2,数据电压Vdata与驱动电流Ids对应公式为:
[0060]
[0061]
其中,W为驱动晶体管的沟道宽度;L为驱动晶体管的沟道长度;Cox为电容常数,即驱动晶体管单位面积的沟道电容;μ为载流子迁移率,即半导体中载流子在单位电场下的平均漂移速率;VDD为电源电压;Vsg为源栅电压;|Vth|为驱动晶体管X2的阈值电压,为负值。
[0062]
根据上述公式,同一灰阶下,各同色子像素11a/11b/11c的驱动晶体管X2的宽长比W/L与驱动电流Ids成正比,即VDD-Vdata-|Vth|为一固定值。而由于各同色子像素11a/11b/11c的驱动晶体管X2的阈值电压|Vth|相同、电源电压VDD相同,因而,各同色子像素11a/11b/11c的数据电压Vdata也相同。换言之,对于各个同色子像素11a/11b/11c,在施加同一数据电压Vdata下,可实现同一灰阶亮度,可实现亮度显示均一。
[0063]
图2是本申请一实施例中的显示面板的另一种像素驱动电路的电路图。可以看出,图2中的像素驱动电路为一种3T1C结构。参照图2与图1所示,3T1C结构相对于2T1C结构增加了一个发光晶体管X3,其中,发光晶体管X3位于驱动晶体管X2与子像素11a/11b/11c之间。发光晶体管X3受控于发光信号线EM。
[0064]
3T1C结构中,同一灰阶下,各同色子像素11a/11b/11c的驱动晶体管X2的宽长比W/L与驱动电流Ids成正比。
[0065]
图3是本申请一实施例中的显示面板的再一种像素驱动电路的电路图及对应工作时序图。
[0066]
可以看出,图3所示为7T1C结构。像素驱动电路包括:第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7和存储电容C;
[0067]
其中,第一晶体管M1的栅极与OLED子像素D所在像素行的扫描信号线Sn和第二晶体管M2的栅极连接,第一晶体管M1的第一极与第六晶体管M6的第一极和第七晶体管M7的第二极连接,第一晶体管M1的第二极与第七晶体管M7的栅极和存储电容C的第二极连接;
[0068]
第二晶体管M2的第一极与数据信号线VData连接,第二晶体管M2的第二极与第七晶体管M7的第一极和第三晶体管M3的第一极连接;
[0069]
第三晶体管M3的栅极与第六晶体管M6的栅极连接,第三晶体管M3的第一极与第七晶体管M7的第一极连接,第三晶体管M3的第二极与存储电容C的第一极连接;
[0070]
第四晶体管M4的栅极与上一像素行的扫描信号线Sn-1连接,第四晶体管M4的第一极与OLED子像素D的阳极连接,第四晶体管M4的第二极与初始电压信号Vinit线和第五晶体管M5的第二极连接;
[0071]
第五晶体管M5的栅极与上一像素行的扫描信号线Sn-1连接,第五晶体管M5的第一极与第七晶体管M7的栅极和存储电容C的第二极连接,第五晶体管M5的第二极与初始电压信号Vinit线连接;
[0072]
第六晶体管M6的栅极与发光信号线EM连接,第六晶体管M6的第一极与第七晶体管M7的第二极连接,第六晶体管M6的第二极与第四晶体管M4的第一极连接;
[0073]
存储电容C的第一极与电源信号线VDD连接。
[0074]
第一极为源极或漏极中的一个,第二极为另一个。
[0075]
7T1C结构的像素驱动电路工作时序包括:初始化阶段、充电阶段和读写发光阶段。
[0076]
其中,在初始化阶段中,OLED子像素D上一行的扫描信号线Sn-1提供低电压信号,OLED子像素所在行的扫描信号线Sn、发光信号线EM以及数据信号线VData提供高电压信号。此时第四晶体管M4和第五晶体管M5导通,参考电压充入OLED子像素D的阳极和存储电容C,为OLED子像素D的阳极提供负电压,清空其内部的预存电压,完成初始化。
[0077]
在充电阶段,OLED子像素D上一行的扫描信号线Sn-1和发光信号线EM提供高电压信号,OLED子像素D所在行的扫描信号线Sn和数据信号线VData提供低电压信号。此时如3图中黑色实线箭头所示,第二晶体管M2、第五晶体管M5和第七晶体管M7导通,数据信号线VData的电压与第七晶体管M7的阈值电压之差充入存储电容C中,完成存储电容C的充电过程。
[0078]
在读写发光阶段,OLED子像素D上一行的扫描信号线Sn-1、OLED子像素D上一行的扫描信号线Sn-1以及数据信号线VData提供高电压信号,发光信号线EM提供的低电压信号。此时如3图中黑色虚线箭头所示,第三晶体管M3、第六晶体管M6和第七晶体管M7导通,电源信号线VDD通过第三晶体管M3、第六晶体管M6和第七晶体管M7向OLED子像素D的阳极提供驱动电压,使其正常发光。
[0079]
相对于2T1C,该7T1C的像素电路在发光过程中具有OLED子像素D的阈值电压补偿过程,因此能够保证OLED子像素D发光的均匀性。
[0080]
上述7T1C结构中,采样晶体管与驱动晶体管为同一晶体管,都为第七晶体管M7。采样晶体管M7采集到的数据信号线VData的电压为Vdata-|Vth|,Vth为PMOS第七晶体管M7的阈值电压。
[0081]
参照图3所示,第七晶体管M7的漏极与栅极在充电阶段短接,由三极管变为二极管。
[0082]
同一灰阶下,各同色子像素11a/11b/11c的存储电容C的充电饱和度ΔU相同,各同色子像素11a/11b/11c的驱动晶体管M7的宽长比W/L、存储电容C的大小都与驱动电流Ids成正比;其中,充电饱和度ΔU为存储电容C在充电阶段结束时的实际所充电压与理论应冲电压的差值。
[0083]
上述方案的原理在于:
[0084]
在发光阶段,对于PMOS驱动晶体管M7,数据电压Vdata与驱动电流Ids对应公式为:
[0085]
[0086]
其中,ΔU=Vdata-|Vth|-Vgate;Vgate为存储电容在充电阶段结束时的实际所充电压,Vdata-|Vth|存储电容在充电阶段结束时的理论应冲电压;Cox为电容常数,即驱动晶体管单位面积的沟道电容;μ为载流子迁移率,即半导体中载流子在单位电场下的平均漂移速率;VDD为电源电压;ΔU为存储电容C的充电饱和度;W为驱动晶体管的沟道宽度;L为驱动晶体管的沟道长度。
[0087]
根据上述公式,同一灰阶下,各同色子像素11a/11b/11c的驱动晶体管M7的宽长比W/L与驱动电流Ids成正比,即VDD-Vdata+ΔU为一固定值。由于电源电压VDD相同,要使得各同色子像素11a/11b/11c的数据电压Vdata相同,即在施加同一数据电压Vdata下实现同一灰阶亮度,可以通过控制各同色子像素11a/11b/11c的存储电容C的充电饱和度ΔU相同来实现。
[0088]
由于ΔV=Vgate-Vinit;其中,ΔV为存储电容C在充电阶段所充电电压,Vinit为初始化 阶段充入存储电容C的初始电压。
[0089]
与ΔU=Vdata-|Vth|-Vgate联立,消去Vgate,得到:ΔV+ΔU=Vdata-|Vth|-Vinit。
[0090]
可以看出,由于各同色子像素11a/11b/11c的阈值电压|Vth|相同,Vinit相同,因而,存储电容C的充电饱和度ΔU相同可以通过控制各同色子像素11a/11b/11c的存储电容C在充电阶段所充电电压ΔV相同。
[0091]
Q为充电阶段存储电容C所充电量,t 0为充电阶段持续时间,Cst为存储电容C的大小。
[0092]
可以看出,各同色子像素11a/11b/11c的存储电容C在充电阶段所充电电压ΔV相同时,存储电容C的大小与驱动电流Ids成正比。
[0093]
图4是本申请一实施例中的显示面板的又一种像素驱动电路的电路图及对应工作时序图。
[0094]
可以看出,图4所示为5T1C结构。像素驱动电路包括:第零一晶体管M01、第零二晶体管M02、第零三晶体管M03、第零四晶体管M04、第零五晶体管M05和存储电容C;
[0095]
其中,第零一晶体管M01连接在第一节点N1与第二节点N2之间,其栅极连接到扫描信号线Sn;第零二晶体管M02连接在电源电压VDD与子像素D之间,其栅极连接到第一节点N1;存储电容器C连接在电源电压VDD与第一节点N1之间;
[0096]
第零三晶体管M03连接在数据信号线与第零四晶体管M04的漏极之间,其栅极接到第二控制线Sa2;第零四晶体管M04连接在第二节点N2与第零三晶体管M03的漏极之间,其栅极连接到第二节点N2;第零五晶体管M05连接在参考电压Vref与第二节点N2之间,其栅极连接到第一控制线Sa1。
[0097]
5T1C结构的像素驱动电路工作时序包括:初始化阶段、充电阶段和读写发光阶段。
[0098]
初始化阶段:扫描信号线Sn提供的扫描信号为低电平,第一控制线Sa1提供的控制信号由高电平变为低电平,第二控制线Sa2提供的控制信号为高电平,数据线提供的数据信号Vdata保持高电平。由于扫描信号线Sn提供的扫描信号为低电平,受扫描信号线Sn控制的第零一晶体管M01处于导通状态,同时由于第一控制线Sa1提供的控制信号由高电平变为低电平,受第一控制线Sa1控制的第零五晶体管M05由截止变为导通,因此初始化电压Vref经由第零五晶体管M05和第零一晶体管M01提供至第一节点N1,从而利用参考电压Vref对存储电容器C进行初始化。初始化之后,第一节点N1的电压为Vref,即存储电容器C的下基板电压变为Vref。
[0099]
充电阶段:扫描信号线Sn提供的扫描信号保持低电平,第二控制线Sa2提供的控制信号由高电平变为低电平,第一控制线Sa1提供的控制信号保持高电平,数据线提供的数据信号Vdata保持低电平。由于第一控制线Sa1提供的控制信号保持高电平,第零五晶体管M05处于截止状态,初始化电压Vref无法经由第五晶体管M05和第零一晶体管M01提供至第一节点N1。
[0100]
此时,由于扫描信号线Sn提供的扫描信号保持低电平,受扫描信号线Sn控制的第零一晶体管M01仍处于导通状态,由于第二控制线Sa2提供的控制信号由高电平变为低电平,受第二控制线Sa2控制的第零三晶体管M03由截止变为导通,数据线提供的数据信号Vdata经由第零三晶体管M03开始写入子像素D中,由于此时第零一晶体管M01、第零三晶体管M03和第零四晶体管M04均导通,数据线提供的数据信号Vdata依次经由第零三晶体管M03、第零四晶体管M04和第零一晶体管M01提供至第一节点N1,第一节点N1的电压由Vref开始上升,当第一节点N1的电压上升至Vdata-|Vth|时第零四晶体管M04由导通变为截止。Vth为第零四晶体管M04的阈值电压。
[0101]
充电完成后,第一节点N1的电压即存储电容器C的下基板电压等于Vdata-|Vth|。
[0102]
读写发光阶段:扫描信号线Sn提供的扫描信号由低电平变为高电平,第一控制线Sa1和第二控制线Sa2提供的控制信号均保持高电平,数据线提供的数据信号Vdata保持高电平。由于扫描信号线Sn提供的扫描信号由低电平变为高电平,受扫描信号线Sn控制的第零一晶体管M01由导通变为截止,由于第一控制线Sa1和第二控制线Sa2提供的控制信号均保持高电平,受第一控制线Sa1控制的第零五晶体管M05和受第二控制线Sa2控制的第零三晶体管M03均处于截止状态。此时,第一节点N1的电压保持为Vdata-|Vth|。
[0103]
本阶段由于第零二晶体管M02导通,第零二晶体管M02向子像素D输出驱动电流Ids。
[0104]
上述5T1C结构中,第零四晶体管M04为采样晶体管,第零二晶体管M02为驱动晶体管。采样晶体管M04采集到的数据信号线VData的电压为Vdata-|Vth|,Vth为采样晶体管M04的阈值电压。
[0105]
在充电阶段,第零四晶体管M04源极与栅极短接,三极管变为二极管。
[0106]
在发光阶段,对于PMOS驱动晶体管M02,数据电压Vdata与驱动电流Ids对应公式为:
[0107]
[0108]
其中,W为驱动晶体管的沟道宽度;L为驱动晶体管的沟道长度;Cox为电容常数,即驱动晶体管单位面积的沟道电容;μ为载流子迁移率,即半导体中载流子在单位电场下的平均漂移速率;VDD为电源电压;Vsg为源栅电压;|Vth|为驱动晶体管M02的阈值电压,为负值。
[0109]
根据上述公式,同一灰阶下,各同色子像素11a/11b/11c的驱动晶体管M02的宽长比W/L与驱动电流Ids成正比,即VDD-Vdata为一固定值。而由于各同色子像素11a/11b/11c的电源电压VDD相同,因而,各同色子像素11a/11b/11c的数据电压Vdata也相同。换言之,对于各个同色子像素11a/11b/11c,在施加同一数据电压Vdata下,可实现同一灰阶亮度,可实现亮度显示均一。
[0110]
其它可选方案种,像素驱动电路也可以采用4T1C、4T2C、5T1C、或6T1C结构。上述结构中,当采样晶体管和/或驱动晶体管在一工作阶段短接为二极管,且采样晶体管与驱动晶体管不为同一晶体管时,本方案通过改变每一第一OLED子像素的像素驱动电路中的驱动晶体管宽长比,使得:同一灰阶下,各同色第一OLED子像素的驱动晶体管的宽长比W/L与驱动电流Ids成正比。
[0111]
上述结构中,当采样晶体管和/或驱动晶体管在一工作阶段短接为二极管,且采样晶体管与驱动晶体管为同一晶体管时,也可以在同一灰阶下,各同色子像素11a/11b/11c的存储电容C的充电饱和度ΔU相同前提下,先根据驱动晶体管的数据电压Vdata与驱动电流Ids对应公式先确定:各同色子像素11a/11b/11c的驱动晶体管的宽长比W/L与驱动电流Ids成正比;之后再根据各同色子像素11a/11b/11c的充电饱和度ΔU与存储电容C在充电阶段所充电电压ΔV之间关系,通过控制各同色子像素11a/11b/11c的所充电电压ΔV一致来实现充电饱和度ΔU一致;再接着根据各同色子像素11a/11b/11c的所充电电压ΔV一致时,存储电容C的大小Cst与驱动电流Ids成正比,来确定各同色子像素11a/11b/11c的存储电容C的大小Cst。
[0112]
图5是沿着图1中的AA直线的剖视图。参照图1与图5所示,显示面板1包括透明显示区。透明显示区包括阵列式第一OLED像素单元11。每一第一OLED像素单元11包括若干第一OLED子像素11a、11b、11c,每一第一OLED子像素11a、11b、11c至少包括:透光阳极111a、位于透光阳极111a上的OLED发光材料层111b、以及位于OLED发光材料层111b上的透光阴极111c;每一第一OLED子像素111的透光阳极111a与透光阴极111c之间施加驱动电压时,阵列式排布的第一OLED像素单元11执行显示功能;每一第一OLED子像素111的透光阳极111a与透光阴极111c之间未施加驱动电压时,阵列式排布的第一OLED像素单元11 执行透光功能。
[0113]
参照图5所示,每个透光阳极111a上可以设有像素定义层111d,像素定义层111d具有开口,OLED发光材料层111b位于该开口内。显示面板1的基底10可以为柔性基底,例如聚酰亚胺,也可以为硬质基底,例如玻璃。
[0114]
图1中,阵列式排布的第一OLED像素单元11中的透光阳极111a呈一行、若干列分布。其它可选方案中,各透光阳极111a也可以呈一列、若干行分布、或按行、列式分布。按列分布的透光阳极111a相对于行列式分布的块状透光阳极,由于省略了行与行之间的图形,简化了平面方向的图形,可以缓解上下方向上的光线衍射问题,因而透明显示区10a下的光传感器成像效果佳。同理,按行分布的透光阳极111a相对于行列式分布的块状透光阳极,省略了列与列之间的图形。
[0115]
一个可选方案中,各第一OLED子像素11a、11b、11c为PM驱动方式或AM驱动方式。图6是显示面板中各第一OLED子像素的另一种透光阳极的分布图。本方案中,透明显示区可以如图1所示,具有一行若干列透光阳极111a,透光阴极111c为面电极;也可以如图6所示,具有一列若干行透光阳极111a,透光阴极111c为面电极。
[0116]
主动驱动式OLED(Active Matrix OLED,AMOLED),也称有源驱动式中,包括薄膜晶体管(TFT)阵列,每一薄膜晶体管单元包含存储电容。AMOLED是采用独立的薄膜电晶体管控制每个像素发光,且每个像素可以连续发光。换言之,每个OLED子像素的寻址直接受控于薄膜晶体管阵列。薄膜电晶体管阵列的行选择信号可以来源于GIP电路、列选择信号可以来源于显示驱动集成芯片(DDIC)。
[0117]
被动驱动式OLED(Passive Matrix OLED,PMOLED),也称无源驱动式中,单纯地以阴极、阳极构成矩阵状,以扫描方式点亮阵列中行列交叉点的像素,每个像素都是操作在短脉冲模式下,为瞬间高亮度发光。换言之,每个OLED子像素的寻址直接受控于外部电路。
[0118]
图6所示显示面板可以对应水滴状或刘海状的透明显示区。
[0119]
以下以图6所示透光阳极分布为例,介绍每一第一OLED子像素的透光阳极对应的像素驱动电路中,驱动晶体管W/L与存储电容C的大小Cst的具体确定方法。
[0120]
参照图6所示,自上而下,各行第一OLED子像素11a/11b/11c的透光阳极111a的长度逐渐变短。
[0121]
对于采样晶体管与驱动晶体管在任一工作阶段都未短接为二极管的像素驱动电路,例如图1所示2T1C或图2所示3T1C结构,先设定某一行,例如第一行第一OLED子像素11a/11b/11c的透光阳极111a的驱动晶体管X2的宽长比W/L;
[0122]
由于同一灰阶下,各行第一OLED子像素11a/11b/11c的驱动晶体管X2的宽长比W/L与驱动电流Ids成正比;因而可以在一灰阶,例如255灰阶下,根据各行第一OLED子像素11a/11b/11c的驱动电流Ids,确定各行第一OLED子像素11a/11b/11c的驱动晶体管X2的宽长比W/L。
[0123]
对于采样晶体管和/或驱动晶体管在一工作阶段短接为二极管,且采样晶体管与驱动晶体管为同一晶体管的像素驱动电路,例如图3所示7T1C结构,先设定某一行,例如第一行第一OLED子像素11a/11b/11c的透光阳极111a的驱动晶体管M7的宽长比W/L;
[0124]
由于同一灰阶下,各行第一OLED子像素11a/11b/11c的驱动晶体管M7的宽长比W/L与驱动电流Ids成正比;因而可以在一灰阶,例如255灰阶下,根据各行第一OLED子像素11a/11b/11c的驱动电流Ids,确定各行第一OLED子像素11a/11b/11c的驱动晶体管M7的宽长比W/L;
[0125]
先设定某一行,例如第一行第一OLED子像素11a/11b/11c的透光阳极111a的存储电容C的大小Cst;
[0126]
由于同一灰阶下,各行第一OLED子像素11a/11b/11c的存储电容C的大小Cst与驱动电流Ids成正比;因而可以在一灰阶,例如255灰阶下,根据各行第一OLED子像素11a/11b/11c的驱动电流Ids,确定各行第一OLED子像素11a/11b/11c的存储电容C的大小Cst。
[0127]
对于采样晶体管和/或驱动晶体管在一工作阶段短接为二极管,且采样晶体管与驱动晶体管不为同一晶体管的像素驱动电路,例如图4所示5T1C结构,先设定某一行,例如第一行第一OLED子像素11a/11b/11c的透光阳极111a的驱动晶体管M02的宽长比W/L;
[0128]
由于同一灰阶下,各行第一OLED子像素11a/11b/11c的驱动晶体管M02的宽长比W/L与驱动电流Ids成正比;因而可以在一灰阶,例如255灰阶下,根据各行第一OLED子像素11a/11b/11c的驱动电流Ids,确定各行第一OLED子像素11a/11b/11c的驱动晶体管M02的宽长比W/L。
[0129]
图6中的弧形区,各行第一OLED子像素11a/11b/11c的透光阳极111a自上而下长度变短。可以理解的是,为实现同一灰阶亮度,自上而下各行透光阳极111a所需驱动电流Ids逐渐变小,因而对应的像素驱动电路中的驱动晶体管X2的宽长比W/L逐渐变小。
[0130]
同理,对于各列透光阳极111a中,长度越长对应的像素驱动电路中的驱动晶体管X2的宽长比W/L越大。
[0131]
再一个可选方案中,各第一OLED子像素11a、11b、11c为PM驱动方式。透明显示区具有多行透光阳极111a和多列透光阴极111c,或具有多列透光阳极111a和多行透光阴极111c。每行/列透光阳极111a的长度越长,对应的像素驱动电路中的驱动驱动晶体管X2的宽长比W/L越大。
[0132]
图7是本申请第二实施例中的显示面板的俯视图。图8是图7中部分区域的放大图。参照图7与图8所示,显示面板2包括透明显示区10a与非透明显示区10b。透明显示区10a中的各第一OLED子像素11a、11b、11c与前述实施例相同。
[0133]
图9是沿着图8中的BB直线的剖视图。参照图8与图9所示,非透明显示区10b包括阵列式第二OLED像素单元12,每一第二OLED像素单元12包括若干第二OLED子像素12a、12b、12c,每一第二OLED子像素12a、12b、12c自下而上至少依次包括:形成于基底10上的反射阳极121a、具有开口的像素定义层121d、位于开口内的OLED发光材料层121b、以及位于OLED发光材料层121b上的透光阴极121c。
[0134]
本实施例中,当采样晶体管与驱动晶体管在任一工作阶段都未短接为二极管时,例如图1所示2T1C或图2所示3T1C结构中,同一灰阶下,各第一OLED同色子像素11a/11b/11c的驱动晶体管X2的宽长比W/L与驱动电流Ids之比等于各第二OLED同色子像素12a/12b/12c的驱动晶体管X2的宽长比W/L与驱动电流Ids之比。
[0135]
当采样晶体管和/或驱动晶体管在一工作阶段短接为二极管,且采样晶体管与驱动晶体管为同一晶体管时,例如图3所示7T1C结构中,各第一OLED同色子像素11a/11b/11c的存储电容的充电饱和度ΔU与各第二OLED同色子像素12a/12b/12c的存储电容的充电饱和度ΔU相同,各第一OLED同色子像素11a/11b/11c的驱动晶体管的宽长比W/L与驱动电流Ids之比等于各第二OLED同色子像素12a/12b/12c的驱动晶体管的宽长比W/L与驱动电流Ids之比,各第一OLED同色子像素11a/11b/11c的存储电容C的大小Cst与驱动电流Ids之比等于各第二OLED同色子像素12a/12b/12c的存储电容的大小Cst与驱动电流Ids之比;
[0136]
当采样晶体管和/或驱动晶体管在一工作阶段短接为二极管,且采样晶体管与驱动晶体管不为同一晶体管时,例如图4所示5T1C结构中,同一灰阶下,各第一OLED同色子像素11a/11b/11c的驱动晶体管的宽长比W/L与驱动电流Ids之比等于各第二OLED同色子像素12a/12b/12c的驱动晶体管的宽长比W/L与驱动电流Ids之比。
[0137]
本方案实现了对透明显示区10a与非透明显示区10b的各个同色子像素施加同一数据电压Vdata,各同色子像素流经的驱动电流Ids可达到亮度一致的显示效果,提高整屏显示均一性。相对于透明显示区10a的各个同色子像素施加一数据电压Vdata,非透明显示区10b的各个同色子像素施加另一数据电压Vdata的方案,前者方案对驱动芯片的驱动能力要求低,后者方案的驱动晶体管X2的宽长比W/L、存储电容C的电容大小Cst设置更灵活。
[0138]
参照图8所示,透明显示区10a的像素密度小于所述非透明显示区10b的像素密度。减小透明显示区10a的像素密度,可以简化像素、驱动电路的膜层结构,降低透光功能下的衍射问 题。
[0139]
图10是本申请第三实施例中的显示面板的俯视图。图11是图10中部分区域的放大图。参照图10与图11所示,显示面板3包括透明显示区10a、非透明显示区10b、以及位于透明显示区10a与非透明显示区10b之间的过渡区10c。透明显示区10a中的各第一OLED子像素11a、11b、11c、非透明显示区10b中的各第二OLED子像素12a、12b、12c与前述实施例相同。过渡区10c中的各第三OLED子像素与前述实施例中的第二OLED子像素12a、12b、12c相同。
[0140]
当采样晶体管与驱动晶体管在任一工作阶段都未短接为二极管时,例如图1所示2T1C或图2所示3T1C结构中,同一灰阶下,各第一OLED同色子像素11a/11b/11c的驱动晶体管的宽长比W/L与驱动电流Ids之比等于各第三OLED同色子像素的驱动晶体管的宽长比W/L与驱动电流Ids之比,且不等于各第二OLED同色子像素的驱动晶体管12a/12b/12c的宽长比W/L与驱动电流Ids之比。
[0141]
当采样晶体管和/或驱动晶体管在一工作阶段短接为二极管,且采样晶体管与驱动晶体管为同一晶体管时,例如图3所示7T1C结构中,同一灰阶下,各第一OLED同色子像素11a/11b/11c的存储电容的充电饱和度ΔU与各第三OLED同色子像素的存储电容的充电饱和度ΔU相同,且与各第二OLED同色子像素的存储电容的充电饱和度ΔU不同,各第一OLED同色子像素11a/11b/11c的驱动晶体管的宽长比W/L与驱动电流Ids之比等于各第三OLED同色子像素的驱动晶体管的宽长比W/L与驱动电流Ids之比,且不等于各第二OLED同色子像素的驱动晶体管的宽长比W/L与驱动电流Ids之比,各第一OLED同色子像素11a/11b/11c的存储电容的大小Cst与驱动电流Ids之比等于各第三OLED同色子像素的存储电容的大小Cst与驱动电流Ids之比,且不等于各第二OLED同色子像素的存储电容的大小Cst与驱动电流Ids之比。
[0142]
当采样晶体管和/或驱动晶体管在一工作阶段短接为二极管,且采样晶体管与驱动晶体管不为同一晶体管时,例如图4所示5T1C结构中,同一灰阶下,各第一OLED同色子像素11a/11b/11c的驱动晶体管的宽长比W/L与驱动电流Ids之比等于各第三OLED同色子像素的驱动晶体管的宽长比W/L与驱动电流Ids之比,且不等于各第二OLED同色子像素12a/12b/12c的驱动晶体管的宽长比W/L与驱动电流Ids之比。
[0143]
本方案实现了对透明显示区10a与过渡区10c的各个同色子像素施加同一数据电压Vdata,各同色子像素流经的驱动电流Ids可达到亮度一致的显示效果,提高透明显示区10a与过渡区10c显示均一性。此外,透明显示区10a与过渡区10c的驱动晶体管X2的宽长比W/L、存储电容C的电容大小Cst设置不必考虑非透明显示区10b的驱动晶体管的宽长比W/L、存储电容C的电容大小Cst设置,因而各自设置更灵活。
[0144]
另一个可选方案中,当采样晶体管与驱动晶体管在任一工作阶段都未短接为二极管时,例如图1所示2T1C或图2所示3T1C结构中,同一灰阶下,各第一OLED同色子像素11a/11b/11c的驱动晶体管的宽长比W/L与驱动电流Ids等于各第二OLED同色子像素12a/12b/12c的驱动晶体管的宽长比W/L与驱动电流Ids之比,且等于各第三OLED同色子像素的驱动晶体管的宽长比W/L与驱动电流Ids之比。
[0145]
当采样晶体管和/或驱动晶体管在一工作阶段短接为二极管,且采样晶体管与驱动晶体管为同一晶体管时,例如图3所示7T1C结构中,同一灰阶下,各第一OLED同色子像素11a/11b/11c的存储电容的充电饱和度ΔU、各第二OLED同色子像素12a/12b/12c的存储电容的充电饱和度ΔU以及各第三OLED同色子像素的存储电容的充电饱和度ΔU相同,各第一OLED同色子像素11a/11b/11c的驱动晶体管的宽长比W/L与驱动电流Ids之比等于各第二OLED同色子像素12a/12b/12c的驱动晶体管的宽长比W/L与驱动电流Ids之比,且等于各第三OLED同色子像素的驱动晶体管的宽长比W/L与驱动电流Ids之比,各第一OLED同色子像素11a/11b/11c的存储电容的大小Cst与驱动电流Ids之比等于各第三OLED同色子像素的存储电容的大小Cst与驱动电流Ids之比,且等于各第二OLED同色子像素12a/12b/12c的存储电容的大小Cst与驱动电流Ids之比。
[0146]
当采样晶体管和/或驱动晶体管在一工作阶段短接为二极管,且采样晶体管与驱动晶体管不 为同一晶体管时,例如图4所示5T1C结构中,同一灰阶下,各第一OLED同色子像素11a/11b/11c的驱动晶体管的宽长比W/L与驱动电流Ids之比等于各第二OLED同色子像素12a/12b/12c的驱动晶体管的宽长比W/L与驱动电流Ids之比,且等于各第三OLED同色子像素的驱动晶体管的宽长比W/L与驱动电流Ids之比。
[0147]
本方案实现了对透明显示区10a、过渡区10c、与非透明显示区10b的各个同色子像素施加同一数据电压Vdata,各同色子像素流经的驱动电流Ids可达到亮度一致的显示效果,提高整屏显示均一性。
[0148]
本方案中,透明显示区10a的像素密度可以小于非透明显示区10b的像素密度;过渡区10c的像素密度可以介于透明显示区10a的像素密度与非透明显示区10b的像素密度之间,以进一步提高显示效果。
[0149]
以图3中7T1C结构中第三晶体管第一极的电连接为例。图12是本申请一实施例中的第三晶体管及第一极的金属互连结构的结构示意图。参照图12所示,图3所示像素驱动电路中,各晶体管之间通过金属互连结构4电连接,金属互连结构4包括:金属互连线图案41以及导电插塞42。
[0150]
参照图3所示,如虚线所示,像素驱动电路中,在发光阶段,驱动电流流经路径上的第三晶体管M3的第一极与金属互连线图案41(参照图12所示)之间、和/或第七晶体管M7的第一极与金属互连线图案41之间、和/或第七晶体管M7的第二极与金属互连线图案41、和/或第六晶体管M6的第一极与金属互连线图案41之间之间可以具有多个导电插塞42。多个是指两个及其以上数目。
[0151]
多个导电插塞42相对于一个导电插塞42,可以降低源漏极与金属互连图案41之间的电阻,从而降低该导电插塞42的功耗。
[0152]
其它实施例中,也可以为2T1C、3T1C、4T1C、4T2C、5T1C、6T1C等传统像素驱动电路。其它像素驱动电路中,在发光阶段,驱动电流流经路径上,也即电源电压VDD与接地电压VSS之间的各晶体管源漏极与金属互连线图案之间可以具有多个导电插塞,以降低源漏极与金属互连图案之间的电阻,从而降低该导电插塞的功耗。
[0153]
一个可选方案中,上述像素驱动电路中,驱动电流流经路径上的第三晶体管M3、和/或第六晶体管M6、和/或第七晶体管M7的宽长比的范围为:1∶1~10∶1。上述宽长比设置得越大,越能降低该晶体管自身的电阻,也能降低该晶体管上的功耗。其它像素驱动电路中,在发光阶段,驱动电流流经路径上,也即电源电压VDD与接地电压VSS之间的晶体管的宽长比的范围可以为:1∶1~10∶1,以降低该晶体管自身的电阻,也能降低该晶体管上的功耗。
[0154]
基于上述像素驱动电路,本申请还提供一种包括上述像素驱动电路的显示面板。
[0155]
上述像素驱动电路也可以结合入图1至图11实施例中的显示面板,OLED子像素D可以为第一OLED子像素11a、11b、11c。
[0156]
基于上述显示面板1、2、3,本申请还提供一种显示装置。
[0157]
该显示装置可以为手机、平板电脑、车载显示屏等的显示装置。
[0158]
显示装置包括:
[0159]
设备本体,具有器件区;
[0160]
以及上述的显示面板1、2、3,覆盖在所述设备本体上;
[0161]
其中,器件区位于显示面板的透明显示区10a下方,且器件区中设置有透过透明显示区10a发射或者采集光线的感光器件。
[0162]
感光器件包括:摄像头和/或光线感应器。光线感应器包括:虹膜识别传感器以及指纹识别传感器中的一种或组合。
[0163]
虽然本申请披露如上,但本申请并非限定于此。任何本领域技术人员,在不脱离本申请的精神和范围内,均可作各种更动与修改,因此本申请的保护范围应当以权利要求所限定的范围为准。

权利要求书

[权利要求 1]
一种显示面板,包括阵列式像素单元,每一像素单元包括若干子像素,每一子像素的像素驱动电路至少包括:采样晶体管、驱动晶体管与存储电容;所述采样晶体管用于采集数据信号电压并将所采集到的数据信号电压保持在所述存储电容,所述驱动晶体管用于接收电源线供给的电流,并根据所述存储电容保持的数据信号电压向所述子像素提供驱动电流; 当所述采样晶体管与所述驱动晶体管在任一工作阶段都未短接为二极管时,同一灰阶下,所述驱动晶体管的宽长比与驱动电流成正比; 当所述采样晶体管和/或所述驱动晶体管在一工作阶段短接为二极管,且所述采样晶体管与所述驱动晶体管不为同一晶体管时,同一灰阶下,所述驱动晶体管的宽长比与驱动电流成正比; 当所述采样晶体管和/或所述驱动晶体管在一工作阶段短接为二极管,且所述采样晶体管与所述驱动晶体管为同一晶体管时,同一灰阶下,所述存储电容的充电饱和度相同,所述驱动晶体管的宽长比、存储电容的大小都与驱动电流成正比;其中,所述充电饱和度为所述存储电容在充电阶段结束时的实际所充电压与理论应冲电压的差值。
[权利要求 2]
根据权利要求1所述的显示面板,其中,所述像素驱动电路为2T1C或3T1C结构,所述采样晶体管与所述驱动晶体管在任一工作阶段都未短接为二极管。
[权利要求 3]
根据权利要求1所述的显示面板,其中,所述像素驱动电路为4T1C、4T2C、5T1C、6T1C、或7T1C结构,所述采样晶体管和/或所述驱动晶体管在一工作阶段短接为二极管。
[权利要求 4]
根据权利要求3所述的显示面板,其中,所述像素驱动电路为6T1C或7T1C结构,所述存储电容在充电阶段结束时的理论应冲电压为所述数据信号电压与所述驱动晶体管的阈值电压的差值。
[权利要求 5]
根据权利要求1所述的显示面板,其中,所述显示面板包括透明显示区,所述透明显示区中包括第一OLED子像素,所述像素驱动电路为所述透明显示区中各第一OLED子像素的像素驱动电路。
[权利要求 6]
根据权利要求1所述的显示面板,其中,所述显示面板包括透明显示区与非透明显示区,所述透明显示区包括第一OLED子像素,所述非透明显示区包括第二OLED子像素,所述像素驱动电路为所述透明显示区中各第一OLED子像素与非透明显示区各第二OLED子像素的像素驱动电路; 当所述采样晶体管与所述驱动晶体管在任一工作阶段都未短接为二极管时,同一灰阶下,各第一OLED同色子像素的驱动晶体管的宽长比与驱动电流之比等于各第二OLED同色子像素的驱动晶体管的宽长比与驱动电流之比; 当所述采样晶体管和/或所述驱动晶体管在一工作阶段短接为二极管,且所述采样晶体管与所述驱动晶体管不为同一晶体管时,同一灰阶下,各第一OLED同色子像素的驱动晶体管的宽长比与驱动电流之比等于各第二OLED同色子像素的驱动晶体管的宽长比与驱动电流之比; 当所述采样晶体管和/或所述驱动晶体管在一工作阶段短接为二极管,且所述采样晶体管与所述驱动晶体管为同一晶体管时,各第一OLED同色子像素的存储电容的充电饱和度与各第二OLED同色子像素的存储电容的充电饱和度相同,各第一OLED同色子像素的驱动晶体管的宽长比与驱动电流之比等于各第二OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,各第一OLED同色子像素的存储电容的大小与驱动电流之比等于各第二OLED同色子像素的存储电容的大小与驱动电流之比。
[权利要求 7]
根据权利要求5所述的显示面板,其中,所述透明显示区的像素密度小于所述非透明显示区的像素密度。
[权利要求 8]
根据权利要求1所述的显示面板,其中,所述显示面板包括透明显示区、非透明显示区以及位于所述透明显示区与所述非透明显示区之间的过渡区,所述透明显示区包括第一OLED子像素,所述非透明显示区包括第二OLED子像素,所述过渡区包括第三OLED子像素,所述 像素驱动电路为所述透明显示区中各第一OLED子像素、非透明显示区各第二OLED子像素以及过渡区中各第三OLED子像素的像素驱动电路; 当所述采样晶体管与所述驱动晶体管在任一工作阶段都未短接为二极管时,同一灰阶下,各第一OLED同色子像素的驱动晶体管的宽长比与驱动电流之比等于各第三OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,且不等于各第二OLED同色子像素的驱动晶体管的宽长比与驱动电流之比;或同一灰阶下,各第一OLED同色子像素的驱动晶体管的宽长比与驱动电流之比等于各第二OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,且等于各第三OLED同色子像素的驱动晶体管的宽长比与驱动电流之比; 当所述采样晶体管和/或所述驱动晶体管在一工作阶段短接为二极管,且所述采样晶体管与所述驱动晶体管不为同一晶体管时,同一灰阶下,各第一OLED同色子像素的驱动晶体管的宽长比与驱动电流之比等于各第三OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,且不等于各第二OLED同色子像素的驱动晶体管的宽长比与驱动电流之比;或同一灰阶下,各第一OLED同色子像素的驱动晶体管的宽长比与驱动电流之比等于各第二OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,且等于各第三OLED同色子像素的驱动晶体管的宽长比与驱动电流之比; 当所述采样晶体管和/或所述驱动晶体管在一工作阶段短接为二极管,且所述采样晶体管与所述驱动晶体管为同一晶体管时,各第一OLED同色子像素的存储电容的充电饱和度与各第三OLED同色子像素的存储电容的充电饱和度相同,且与各第二OLED同色子像素的存储电容的充电饱和度不同,各第一OLED同色子像素的驱动晶体管的宽长比与驱动电流之比等于各第三OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,且不等于各第二OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,各第一OLED同色子像素的存储电容的大小与驱动电流之比等于各第三OLED同色子像素的存储电容的大小与驱动电流之比,且不等于各第二OLED同色子像素的存储电容的大小与驱动电流之比;或同一灰阶下,各第一OLED同色子像素的存储电容的充电饱和度、各第二OLED同色子像素的存储电容的充电饱和度以及各第三OLED同色子像素的存储电容的充电饱和度相同,各第一OLED同色子像素的驱动晶体管的宽长比与驱动电流之比等于各第二OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,且等于各第三OLED同色子像素的驱动晶体管的宽长比与驱动电流之比,各第一OLED同色子像素的存储电容的大小与驱动电流之比等于各第三OLED同色子像素的存储电容的大小与驱动电流之比,且等于各第二OLED同色子像素的存储电容的大小与驱动电流之比。
[权利要求 9]
根据权利要求8所述的显示面板,其中, 所述透明显示区的像素密度小于所述非透明显示区的像素密度;所述过渡区的像素密度介于所述透明显示区的像素密度与非透明显示区的像素密度之间。
[权利要求 10]
根据权利要求5至9中任一项所述的显示面板,其中,每一第一OLED子像素至少包括:透光阳极、位于所述透光阳极上的OLED发光材料层、以及位于所述OLED发光材料层上的透光阴极;每一第一OLED子像素的透光阳极与透光阴极之间施加驱动电压时,所述第一OLED子像素执行显示功能;每一第一OLED子像素的透光阳极与透光阴极之间未施加驱动电压时,所述第一OLED子像素执行透光功能; 各第一OLED子像素为PM驱动方式,所述透明显示区具有多行透光阳极和多列透光阴极,或具有多列透光阳极和多行透光阴极,每行/列透光阳极的长度越长,对应的像素驱动电路中的驱动晶体管的宽长比越大; 或各第一OLED子像素为AM驱动方式,所述透明显示区具有一行若干列透光阳极、或一列若干行透光阳极,所述透光阴极为面电极,每行/列透光阳极的长度越长,对应的像素驱动电路中的驱动晶体管的宽长比越大。
[权利要求 11]
根据权利要求5至9中任一项所述的显示面板,其特征在于,所述透明显示区呈水滴状、矩形、圆形、椭圆形或刘海状。
[权利要求 12]
根据权利要求1所述的显示面板,其中,所述像素驱动电路中,驱动电流流经路径上 的各晶体管源漏极与金属互连线图案之间通过多个导电插塞电连接,和/或驱动电流流经路径上的各晶体管的宽长比的范围为:1∶1~10∶1;和/或所述像素驱动电路包括2T1C、3T1C、4T1C、4T2C、5T1C、6T1C、或7T1C。
[权利要求 13]
根据权利要求11所述的显示面板,其中,所述像素驱动电路包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和存储电容; 其中,所述第一晶体管的栅极与OLED子像素所在像素行的扫描信号线和所述第二晶体管的栅极连接,所述第一晶体管的第一极与所述第六晶体管的第一极和所述第七晶体管的第二极连接,所述第一晶体管的第二极与所述第七晶体管的栅极和所述存储电容的第二极连接; 所述第二晶体管的第一极与数据信号线连接,所述第二晶体管的第二极与所述第七晶体管的第一极和第三晶体管的第一极连接; 所述第三晶体管的栅极与所述第六晶体管的栅极连接,所述第三晶体管的第一极与所述第七晶体管的第一极连接,所述第三晶体管的第二极与所述存储电容的第一极连接; 所述第四晶体管的栅极与上一像素行的扫描信号线连接,所述第四晶体管的第一极与OLED子像素的阳极连接,所述第四晶体管的第二极与初始电压信号线和所述第五晶体管的第二极连接; 所述第五晶体管的栅极与上一像素行的扫描信号线连接,所述第五晶体管的第一极与所述第七晶体管的栅极和所述存储电容的第二极连接,所述第五晶体管的第二极与初始电压信号线连接; 所述第六晶体管的栅极与发光信号线连接,所述第六晶体管的第一极与所述第七晶体管的第二极连接,所述第六晶体管的第二极与所述第四晶体管的第一极连接; 所述存储电容的第一极与电源信号线连接; 所述第三晶体管的第一极与金属互连线图案之间、和/或第七晶体管的第一极与金属互连线图案之间、和/或第七晶体管的第二极与金属互连线图案、和/或第六晶体管的第一极与金属互连线图案之间之间可以具有多个导电插塞;和/或所述第三晶体管、和/或所述第六晶体管、和/或所述第七晶体管的宽长比的范围为:1∶1~10∶1。
[权利要求 14]
一种显示面板的像素驱动电路,包括多个晶体管、金属互连线图案和多个导电插塞,所述多个导电插塞位于驱动电流流经路径上的各所述晶体管的源漏极与所述金属互连线图案之间,和/或驱动电流流经路径上的各所述晶体管的宽长比的范围为:1∶1~10∶1。
[权利要求 15]
根据权利要14所述的像素驱动电路,其中,所述像素驱动电路包括2T1C、3T1C、4T1C、4T2C、5T1C、6T1C、或7T1C。
[权利要求 16]
根据权利要求14所述的像素驱动电路,其中,所述像素驱动电路包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和存储电容; 其中,所述第一晶体管的栅极与OLED子像素所在像素行的扫描信号线和所述第二晶体管的栅极连接,所述第一晶体管的第一极与所述第六晶体管的第一极和所述第七晶体管的第二极连接,所述第一晶体管的第二极与所述第七晶体管的栅极和所述存储电容的第二极连接; 所述第二晶体管的第一极与数据信号线连接,所述第二晶体管的第二极与所述第七晶体管的第一极和第三晶体管的第一极连接; 所述第三晶体管的栅极与所述第六晶体管的栅极连接,所述第三晶体管的第一极与所述第七晶体管的第一极连接,所述第三晶体管的第二极与所述存储电容的第一极连接; 所述第四晶体管的栅极与上一像素行的扫描信号线连接,所述第四晶体管的第一极与OLED子像素的阳极连接,所述第四晶体管的第二极与初始电压信号线和所述第五晶体管的第二极连接; 所述第五晶体管的栅极与上一像素行的扫描信号线连接,所述第五晶体管的第一极与所述第七晶体管的栅极和所述存储电容的第二极连接,所述第五晶体管的第二极与初始电压信号线连接; 所述第六晶体管的栅极与发光信号线连接,所述第六晶体管的第一极与所述第七晶体管的 第二极连接,所述第六晶体管的第二极与所述第四晶体管的第一极连接; 所述存储电容的第一极与电源信号线连接; 所述第三晶体管的第一极与金属互连线图案之间、和/或第七晶体管的第一极与金属互连线图案之间、和/或第七晶体管的第二极与金属互连线图案、和/或第六晶体管的第一极与金属互连线图案之间之间可以具有多个导电插塞;和/或所述第三晶体管、和/或所述第六晶体管、和/或所述第七晶体管的宽长比的范围为1∶1~10∶1。
[权利要求 17]
一种显示面板,其特征在于,包括权利要求14-16任一项所述的像素驱动电路。
[权利要求 18]
一种显示装置,所述显示装置包括: 设备本体,具有器件区; 以及根据权利要求1至13任一项所述的显示面板,覆盖在所述设备本体上; 其中,所述器件区位于所述显示面板的透明显示区下方,且所述器件区中设置有透过所述透明显示区发射或者采集光线的感光器件。
[权利要求 19]
根据权利要求18所述的显示装置,其中,所述感光器件包括摄像头和/或光线感应器。

附图

[ 图 1]  
[ 图 2]  
[ 图 3]  
[ 图 4]  
[ 图 5]  
[ 图 6]  
[ 图 7]  
[ 图 8]  
[ 图 9]  
[ 图 10]  
[ 图 11]  
[ 图 12]