Traitement en cours

Veuillez attendre...

PATENTSCOPE sera indisponible durant quelques heures pour des raisons de maintenance le mardi 27.07.2021 à 12:00 PM CEST
Paramétrages

Paramétrages

Aller à Demande

1. WO2020158188 - SUBSTRAT SOI À CAVITÉ

Numéro de publication WO/2020/158188
Date de publication 06.08.2020
N° de la demande internationale PCT/JP2019/047844
Date du dépôt international 06.12.2019
CIB
B81B 1/00 2006.1
BTECHNIQUES INDUSTRIELLES; TRANSPORTS
81TECHNOLOGIE DES MICROSTRUCTURES
BDISPOSITIFS OU SYSTÈMES À MICROSTRUCTURE, p.ex. DISPOSITIFS MICROMÉCANIQUES
1Dispositifs sans éléments mobiles ou flexibles, p.ex. dispositifs capillaires microscopiques
H01L 21/02 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
H01L 27/12 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
12le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant
CPC
B81B 1/00
BPERFORMING OPERATIONS; TRANSPORTING
81MICROSTRUCTURAL TECHNOLOGY
BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
1Devices without movable or flexible elements, e.g. microcapillary devices
H01L 21/02
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
H01L 27/12
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
12the substrate being other than a semiconductor body, e.g. an insulating body
Déposants
  • 株式会社村田製作所 MURATA MANUFACTURING CO., LTD. [JP]/[JP]
Inventeurs
  • 岸本 諭卓 KISHIMOTO, Yutaka
Mandataires
  • 山尾 憲人 YAMAO, Norihito
  • 岡部 博史 OKABE, Hiroshi
Données relatives à la priorité
2019-01471130.01.2019JP
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) CAVITY SOI SUBSTRATE
(FR) SUBSTRAT SOI À CAVITÉ
(JA) キャビティSOI基板
Abrégé
(EN)
Provided is a cavity SOI substrate which enlarges a bonding area between a first silicon substrate and a second silicon substrate and causes less damage to a silicon substrate during fabrication of a MEMS device. This cavity SOI substrate includes a first silicon substrate that has a first surface that has a cavity and a second surface that opposes the first surface, and a second silicon substrate that is bonded to the first surface of the first silicon substrate, wherein the first silicon substrate has a first silicon oxide film provided on the first surface and a second silicon oxide film provided on side walls of the cavity, and the relational expression a, b≠c is satisfied, where a is a thickness from an intersection between a horizontal virtual reference plane that connects the centers of two side wall portions of the first silicon substrate across the cavity and a perpendicular cavity side wall reference line along the side wall portion to the top surface of the first silicon oxide film, b is the thickness of the first silicon oxide film, and c is the thickness of the second silicon oxide film.
(FR)
L’invention concerne un substrat SOI à cavité qui élargit une zone de soudage entre un premier substrat de silicium et un deuxième substrat de silicium et endommage moins un substrat de silicium durant la fabrication d’un dispositif MEMS. Ce substrat SOI à cavité inclut un premier substrat de silicium qui a une première surface qui a une cavité et une deuxième surface qui fait face à la première surface, et un deuxième substrat de silicium qui est soudé à la première surface du premier substrat de silicium, le premier substrat de silicium ayant une première pellicule d’oxyde de silicium appliquée sur la première surface et une deuxième pellicule d’oxyde de silicium appliquée sur des parois latérales de la cavité, et l’expression relationnelle a, b ≠ c étant satisfaite, où a est une épaisseur depuis une intersection entre un plan de référence virtuel horizontal qui connecte les centres de deux parties de parois latérales du premier substrat de silicium à travers la cavité et une ligne de référence de paroi latérale perpendiculaire le long de la partie de paroi latérale vers la surface supérieure de la première pellicule d’oxyde de silicium, b est l’épaisseur de la première pellicule d’oxyde de silicium, et c est l’épaisseur de la deuxième pellicule d’oxyde de silicium.
(JA)
第1のシリコン基板と第2のシリコン基板との接合面積を広くすると共に、MEMSデバイス作製時におけるシリコン基板へのダメージが発生しにくいキャビティSOI基板を提供する。 キャビティSOI基板は、キャビティを有する第1の面と、第1の面と対向する第2の面とを有する第1のシリコン基板と、第1のシリコン基板の第1の面に接合された第2のシリコン基板と、を備え、第1のシリコン基板は、第1の面に設けられた第1のシリコン酸化膜と、キャビティの側壁に設けられた第2のシリコン酸化膜とを有し、キャビティを挟む第1のシリコン基板の2つの側壁部のそれぞれの中心を結ぶ水平な仮想基準面と側壁部に沿った垂直なキャビティ側壁基準線との交点から第1のシリコン酸化膜の天面までの厚さaと、第1のシリコン酸化膜の厚さbと、第2のシリコン酸化膜の厚さcとについて、a,b≠cの関係式を満たす。
Dernières données bibliographiques dont dispose le Bureau international