Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2020155435 - SUBSTRAT MATRICIEL ET SON PROCÉDÉ DE FABRICATION

Numéro de publication WO/2020/155435
Date de publication 06.08.2020
N° de la demande internationale PCT/CN2019/084170
Date du dépôt international 25.04.2019
CIB
H01L 29/786 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66Types de dispositifs semi-conducteurs
68commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76Dispositifs unipolaires
772Transistors à effet de champ
78l'effet de champ étant produit par une porte isolée
786Transistors à couche mince
H01L 29/423 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
40Electrodes
41caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative
423ne transportant pas le courant à redresser, à amplifier ou à commuter
H01L 21/336 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV de la classification périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335Transistors à effet de champ
336à grille isolée
CPC
H01L 29/423
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
40Electrodes ; ; Multistep manufacturing processes therefor
41characterised by their shape, relative sizes or dispositions
423not carrying the current to be rectified, amplified or switched
H01L 29/786
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
76Unipolar devices ; , e.g. field effect transistors
772Field effect transistors
78with field effect produced by an insulated gate
786Thin film transistors, ; i.e. transistors with a channel being at least partly a thin film
Déposants
  • 武汉华星光电半导体显示技术有限公司 WUHAN CHINA STAR OPTOELECTRONICS SEMICONDUCTOR DISPLAY TECHNOLOGY CO., LTD. [CN]/[CN]
Inventeurs
  • 谭威 TAN, Wei
Mandataires
  • 深圳翼盛智成知识产权事务所(普通合伙) ESSEN PATENT & TRADEMARK AGENCY
Données relatives à la priorité
201910104730.901.02.2019CN
Langue de publication chinois (ZH)
Langue de dépôt chinois (ZH)
États désignés
Titre
(EN) ARRAY SUBSTRATE AND FABRICATION METHOD FOR ARRAY SUBSTRATE
(FR) SUBSTRAT MATRICIEL ET SON PROCÉDÉ DE FABRICATION
(ZH) 阵列基板和阵列基板的制造方法
Abrégé
(EN)
Disclosed in embodiments of the present application are an array substrate and a fabrication method for an array substrate, the array substrate comprising: a substrate, a buffer layer, a semiconductor layer, an insulating layer and a gate layer; the insulating layer may comprise a first thin film layer and a second thin film layer, the density of the first thin film layer being greater than the density of the second thin film layer; by means of the first thin film layer the density of which is high being connected to a charge carrier channel, the stability of the charge carrier channel may be ensured, and the electrical stability of the array substrate is thus improved.
(FR)
Des modes de réalisation de la présente invention concernent un substrat matriciel et un procédé de fabrication d'un substrat matriciel, le substrat matriciel comprenant : un substrat, une couche tampon, une couche semi-conductrice, une couche isolante et une couche de grille ; la couche isolante peut comprendre une première couche de film mince et une seconde couche de film mince, la densité de la première couche de film mince étant supérieure à la densité de la seconde couche de film mince ; au moyen de la première couche de film mince, la densité de laquelle est élevée étant connectée à un canal de porteur de charge, la stabilité du canal de porteur de charge peut être assurée, et la stabilité électrique du substrat matriciel est ainsi améliorée.
(ZH)
本申请实施例公开一种阵列基板和阵列基板的制造方法,该阵列基板包括:基板、缓冲层、半导体层、绝缘层和栅极层,其中,绝缘层可以包括第一薄膜层和第二薄膜层,第一薄膜层的致密度大于第二薄膜层的致密度,通过将致密度高的第一薄膜层与载流子通道相接,可以保证载流子通道的稳定,进而提高阵列基板的电性稳定性。
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international