Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2020155096 - STRUCTURE SEMI-CONDUCTRICE ET SON PROCÉDÉ DE FABRICATION

Numéro de publication WO/2020/155096
Date de publication 06.08.2020
N° de la demande internationale PCT/CN2019/074396
Date du dépôt international 01.02.2019
CIB
H01L 29/778 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66Types de dispositifs semi-conducteurs
68commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76Dispositifs unipolaires
772Transistors à effet de champ
778avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
CPC
H01L 29/778
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
76Unipolar devices ; , e.g. field effect transistors
772Field effect transistors
778with two-dimensional charge carrier gas channel, e.g. HEMT ; ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Déposants
  • 苏州晶湛半导体有限公司 ENKRIS SEMICONDUCTOR, INC [CN]/[CN]
Inventeurs
  • 程凯 CHENG, Kai
  • 刘凯 LIU, Kai
Données relatives à la priorité
Langue de publication chinois (ZH)
Langue de dépôt chinois (ZH)
États désignés
Titre
(EN) SEMICONDUCTOR STRUCTURE AND MANUFACTURING METHOD THEREFOR
(FR) STRUCTURE SEMI-CONDUCTRICE ET SON PROCÉDÉ DE FABRICATION
(ZH) 一种半导体结构及其制造方法
Abrégé
(EN)
The present invention provides a semiconductor structure and a manufacturing method therefor. A buffer layer is provided above a substrate layer, the buffer layer comprises a first buffer layer and a second buffer layer, doping a transition metal in the first buffer layer may form a deep energy level trap, and capturing background electrons may further avoid diffusion of free electrons toward the substrate; the concentration of the transition metal is reduced in the second buffer layer to avoid a trailing effect and prevent current collapse; and impurities are periodically doped in the buffer layer, so that the impurities as acceptor impurities compensate the background electrons and reduce background concentration. By using the periodic doping method, dislocations caused by doping in the buffer layer can be effectively reduced.
(FR)
La présente invention concerne une structure semi-conductrice et son procédé de fabrication. Une couche tampon est disposée au-dessus d'une couche de substrat, la couche tampon comprend une première couche tampon et une seconde couche tampon, doper un métal de transition dans la première couche tampon peut former un piège à niveau d'énergie profond, et capturer des électrons d'arrière-plan peut en outre éviter la diffusion d'électrons libres vers le substrat ; la concentration du métal de transition est réduite dans la seconde couche tampon pour éviter un effet d'étalement et empêcher l'effondrement du courant ; et les impuretés sont périodiquement dopées dans la couche tampon, de telle sorte que les impuretés en tant qu'impuretés d'accepteurs compensent les électrons d'arrière-plan et réduisent la concentration d'arrière-plan. En utilisant le procédé de dopage périodique, des dislocations provoquées par un dopage dans la couche tampon peuvent être efficacement réduites.
(ZH)
本发明提出了一种半导体结构及其制备方法,在衬底层之上设置缓冲层,所述缓冲层包括第一缓冲层和第二缓冲层,在第一缓冲层掺杂过渡金属可以形成深能级陷阱,捕获背景电子,还可避免自由电子向衬底方向的扩散;第二缓冲层中降低过渡金属浓度避免拖尾效应,防止电流崩塌;在缓冲层中周期性的掺杂杂质,使得杂质作为受主杂质,补偿背景电子,减小背景浓度,采用周期性掺杂的方法,可以有效减少缓冲层中因为掺杂而引起的位错。
Dernières données bibliographiques dont dispose le Bureau international