Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2020116499 - TRANSISTOR À COUCHES MINCES ET SON PROCÉDÉ DE PRODUCTION

Numéro de publication WO/2020/116499
Date de publication 11.06.2020
N° de la demande internationale PCT/JP2019/047389
Date du dépôt international 04.12.2019
CIB
H01L 29/786 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66Types de dispositifs semi-conducteurs
68commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76Dispositifs unipolaires
772Transistors à effet de champ
78l'effet de champ étant produit par une porte isolée
786Transistors à couche mince
H01L 21/336 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV de la classification périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335Transistors à effet de champ
336à grille isolée
Déposants
  • 日新電機株式会社 NISSIN ELECTRIC CO., LTD. [JP]/[JP]
Inventeurs
  • 松尾 大輔 MATSUO, Daisuke
  • 安東 靖典 ANDO, Yasunori
Données relatives à la priorité
2018-22975407.12.2018JP
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) THIN FILM TRANSISTOR AND PRODUCTION METHOD THEREFOR
(FR) TRANSISTOR À COUCHES MINCES ET SON PROCÉDÉ DE PRODUCTION
(JA) 薄膜トランジスタ及びその製造方法
Abrégé
(EN)
A thin film transistor having arranged, in order, upon a substrate: a gate electrode; a gate insulating layer; an oxide semiconductor layer; and a source electrode and a drain electrode. The thin film transistor is characterized by: the oxide semiconductor layer comprising, in order from the substrate side, a first semiconductor layer and a second semiconductor layer that comprise an oxide semiconductor film that has the same constituent element in both; and the crystallinity of the oxide semiconductor film constituting the second semiconductor layer being higher than the crystallinity of the oxide semiconductor film constituting the first semiconductor layer.
(FR)
L'invention concerne un transistor à couches minces comportant, disposées dans l'ordre sur un substrat : une électrode grille ; une couche d'isolation de grille ; une couche semi-conductrice à oxyde ; et une électrode source et une électrode drain. Le transistor à couches minces est caractérisé en ce que : la couche semi-conductrice à oxyde comprend, dans l'ordre depuis le côté substrat, une première couche semi-conductrice et une seconde couche semi-conductrice qui comprennent un film semi-conducteur à oxyde ayant le même élément constitutif dans les deux couches ; et la cristallinité du film semi-conducteur à oxyde constituant la seconde couche semi-conductrice est supérieure à la cristallinité du film semi-conducteur à oxyde constituant la première couche semi-conductrice.
(JA)
基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極及びドレイン電極とがこの順に配置された薄膜トランジスタであって、前記酸化物半導体層は、互いに同一の構成元素を含む酸化物半導体膜から成る第1半導体層と第2半導体層とを前記基板側から順に備えており、前記第2半導体層を構成する酸化物半導体膜の結晶性が、前記第1半導体層を構成する前記酸化物半導体膜の結晶性よりも高いことを特徴とする薄膜トランジスタ。
Dernières données bibliographiques dont dispose le Bureau international