Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2020114054 - TRANSISTOR BIPOLAIRE À GRILLE ISOLÉE ET SON PROCÉDÉ DE FABRICATION

Numéro de publication WO/2020/114054
Date de publication 11.06.2020
N° de la demande internationale PCT/CN2019/109000
Date du dépôt international 29.09.2019
CIB
H01L 29/739 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66Types de dispositifs semi-conducteurs
68commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
70Dispositifs bipolaires
72Dispositifs du type transistor, c.à d. susceptibles de répondre en continu aux signaux de commande appliqués
739commandés par effet de champ
H01L 29/06 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02Corps semi-conducteurs
06caractérisés par leur forme; caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 21/331 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV de la classification périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
328Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type bipolaire, p.ex. diodes, transistors, thyristors
33les dispositifs comportant trois électrodes ou plus
331Transistors
Déposants
  • 珠海格力电器股份有限公司 GREE ELECTRIC APPLIANCES, INC. OF ZHUHAI [CN]/[CN]
Inventeurs
  • 史波 SHI, Bo
  • 肖婷 XIAO, Ting
  • 曾丹 ZENG, Dan
  • 廖勇波 LIAO, Yongbo
  • 敖利波 AO, Libo
  • 梁博 LIANG, Bo
Mandataires
  • 广州华进联合专利商标代理有限公司 ADVANCE CHINA IP LAW OFFICE
Données relatives à la priorité
201811466031.003.12.2018CN
Langue de publication chinois (ZH)
Langue de dépôt chinois (ZH)
États désignés
Titre
(EN) INSULATED GATE BIPOLAR TRANSISTOR AND FABRICATION METHOD THEREFOR
(FR) TRANSISTOR BIPOLAIRE À GRILLE ISOLÉE ET SON PROCÉDÉ DE FABRICATION
(ZH) 绝缘栅双极型晶体管及其制备方法
Abrégé
(EN)
Disclosed are an insulated gate bipolar transistor and a fabrication method therefor. The transistor comprises a substrate (1), wherein the substrate (1) is provided with a collector layer (2) and a device layer (3), at least two opposite side edges of the projection of the device layer (3) on the substrate (1) are spaced apart from the edge of the projection of the collector layer (2) on the substrate (1) by a set distance, an outer surface of the device layer (3) is coated with a medium layer (4), one side, away from the device layer (3), of the medium layer (4) forms an emitter bonding metal layer (5), and a collector bonding metal layer (6) is arranged at the position located on the one side, away from the substrate (1), of the collector layer (2) and outside the device layer (3). According to the transistor, when the transistor is electrified, electrons pass through the emitter bonding metal layer (5), the device layer (3), the collector layer (2) and the collector bonding metal layer (6) in sequence to realize electric current conduction, so that a passing path of an electric current does not pass through the substrate (1), a thick substrate (1) can be used in the transistor to bear an ultrathin device layer (3), and an ultrathin thinning process and the related complex steps are not needed, thereby reducing the manufacturing cost and the manufacturing difficulty.
(FR)
L'invention concerne un transistor bipolaire à grille isolée et son procédé de fabrication. Le transistor comprend un substrat (1), le substrat (1) comprenant une couche collectrice (2) et une couche de dispositif (3), au moins deux bords latéraux opposés de la saillie de la couche de dispositif (3) sur le substrat (1) sont espacés du bord de la saillie de la couche de collecteur (2) sur le substrat (1) d'une distance définie, une surface externe de la couche de dispositif (3) est revêtue d'une couche de milieu (4), un côté, à l'opposé de la couche de dispositif (3), de la couche de milieu (4) forme une couche métallique de liaison d'émetteur (5), et une couche métallique de liaison de collecteur (6) est disposée au niveau de la position située d'un côté, à l'opposé du substrat (1), de la couche de collecteur (2) et à l'extérieur de la couche de dispositif (3). Selon le transistor, lorsque le transistor est électrifié, les électrons passent à travers la couche métallique de liaison d'émetteur (5), la couche de dispositif (3), la couche de collecteur (2) et la couche métallique de liaison de collecteur (6) en séquence pour réaliser une conduction de courant électrique, de telle sorte qu'un trajet de passage d'un courant électrique ne passe pas à travers le substrat (1), un substrat épais (1) peut être utilisé dans le transistor pour porter une couche de dispositif ultramince (3), et un processus d'amincissement ultramince et les étapes complexes associées ne sont pas nécessaires, ce qui permet de réduire le coût de fabrication et la difficulté de fabrication.
(ZH)
一种绝缘栅双极型晶体管及其制备方法,该晶体管中包括衬底(1),衬底(1)上设有集电极层(2)和器件层(3),器件层(3)在衬底(1)上的投影包括至少两个相对的侧边与集电极层(2)在衬底(1)上投影的边缘具有设定距离,器件层(3)外表面包覆有介质层(4),介质层(4)背离器件层(3)一侧形成有发射极键合金属层(5),集电极层(2)背离衬底(1)一侧位于器件层(3)以外区域内设有集电极键合金属层(6)。上述晶体管中,当对晶体管通电时,电子依次经过发射极键合金属层(5)、器件层(3)、集电极层(2)、集电极键合金属层(6),实现电流导通,从而电流的通过路径不经过衬底(1),使得晶体管中可以采用较厚的衬底(1)来承载超薄器件层(3),不需要采用超薄的减薄工艺和相关的复杂步骤,降低了制造成本以及制造难度。
Dernières données bibliographiques dont dispose le Bureau international