Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2020113674 - CIRCUIT D'ATTAQUE DE PIXEL ET DISPOSITIF D'AFFICHAGE

Note: Texte fondé sur des processus automatiques de reconnaissance optique de caractères. Seule la version PDF a une valeur juridique

[ ZH ]
说明书

发明名称:像素驱动电路及显示装置 技术领域

[0001] 本发明涉及显示技术领域,尤其涉及一种像素驱动电路及显示装置。

背景技术

[0002] 有机发光二极管 (Organic Light Emitting Display, OLED) 显示装置具有自发 光、驱动电压低、发光效率高、响应时间短、清晰度与对比度高、近 180°视角、 使用温度范围宽,可实现柔性显示与大面积全色显示等诸多优点,被业界公认 为是最有发展潜力的显示装置。

[0003] OLED显示装置按照驱动方式可以分为无源矩阵型 OLED (Passive Matrix OLED

, PMOLED) 和有源矩阵型 OLED (Active Matrix OLED, AMOLED) 两大类, 即直接寻址和薄膜晶体管 (Thin Film

Transistor, TFT) 矩阵寻址两类。其中, AMOLED具有呈阵列式排布的像素, 属于主动显示类型,发光效能高,通常用作高清晰度的大尺寸显示装置。 AMOL ED是电流驱动器件,当有电流流过有机发光二极管时,有机发光二极管发光, 且发光亮度由流过有机发光二极管自身的电流决定。大部分已有的集成电路 (In tegrated Circuit, 1C) 都只传输电压信号,故 AMOLED的像素驱动电路需要完成 将电压信号转变为电流信号的任务。

[0004] 如图 1所示, 5见有的一种像素驱动电路包括:第一薄膜晶体管 T10、第二薄膜晶 体管 T20、第三薄膜晶体管 T30、第四薄膜晶体管 T40、第五薄膜晶体管 T50、第 六薄膜晶体管 T60、存储电容 C10及有机发光二极管 D10,所述第一薄膜晶体管 T 10的栅极接收扫描信号 Gate,源极电性连接第一节点 A0,漏极电性连接第二节 ABO; 所述第二薄膜晶体管 T20的栅极电性连接第一节点 AO,漏极接收电源高 电压 Vdd,源极电性连接第二节点 B0; 所述第三薄膜晶体管 T30的栅极接收发光 信号 EM,源极接收数据信号 Data,漏极电性连接第三节点 C0; 所述第四薄膜晶 体管 T40的栅极接收发光信号 EM,源极电性连接第二节点 B0,漏极电性连接有 机发光二极管 D1的阳极;所述第五薄膜晶体管 T50的栅极接收发光信号 EM,源

极接收参考信号 Ref,漏极电性连接第三节点 C0; 所述第六薄膜晶体管 T60的栅 极接收复位信号 Reset,源极接收初始化信号 Int,漏极电性连接第一节点 A0; 所 述存储电容 C10的第一端电性连接第一节点 A0, 第二端电性连接第三节点 C0; 所述有机发光二极管 D1的阴极接收电源低电压 Vss,该像素驱动电路的发光亮度 不仅可以通过数据信号 Data进行调整还可以通过参考信号 Ref进行调整,但为了 输入参考信号 Ref,需要在该像素驱动电路中额外增加一条信号线,造成像素驱 动电路的结构复杂,制造工艺难度增加。

发明概述

技术问题

[0005] 本发明的目的在于提供一种像素驱动电路,能够通过电源高电压调整发光亮度 ,且结构简单,易于制造。

[0006] 本发明的目的还在于提供一种显示装置,能够通过电源高电压调整发光亮度, 且结构简单,易于制造。

问题的解决方案

技术解决方案

[0007] 为实现上述目的,本发明提供一种像素驱动电路,包括载入模块、与所述载入 模块电性连接的补偿模块和与所述补偿模块电性连接的发光模块;

[0008] 所述载入模块用于接收复位信号及发光信号,并在复位信号的控制下向补偿模 块输入初始化信号,在发光信号的控制下向补偿模块输入数据信号;

[0009] 所述补偿模块用于接收扫描信号,并在扫描信号的控制下接收电源高电压进行 阈值电压的补偿;

[0010] 所述发光模块用于接收发光信号,并在发光信号的控制下接收电源高电压并发 光,且发光亮度能够通过改变电源高电压的大小进行调节。

[0011] 所述补偿模块包括第一薄膜晶体管、第二薄膜晶体管及存储电容;

[0012] 所述第一薄膜晶体管的栅极接收扫描信号,源极电性连接第一节点,漏极电性 连接第二节点;

[0013] 所述第二薄膜晶体管的栅极电性连接第一节点,漏极接收电源高电压,源极电 性连接第二节点;

[0014] 所述存储电容的第一端电性连接第一节点,第二端电性连接第三节点;

[0015] 所述载入模块电性连接所述第一节点及第三节点,所述发光模块电性连接所述 第二节点和第三节点。

[0016] 所述发光模块包括:第三薄膜晶体管、第四薄膜晶体管及有机发光二极管; [0017] 所述第三薄膜晶体管的栅极接收发光信号,源极接收电源高电压,漏极电性连 接第三节点;

[0018] 所述第四薄膜晶体管的栅极接收发光信号,源极电性连接第二节点,漏极电性 连接有机发光二极管的阳极;

[0019] 所述有机发光二极管的阴极接收电源低电压。

[0020] 所述载入模块包括:第五薄膜晶体管及第六薄膜晶体管;

[0021] 所述第五薄膜晶体管的栅极接收发光信号,源极接收数据信号,漏极电性连接 第三节点;

[0022] 所述第六薄膜晶体管的栅极接收复位信号,源极接收初始化信号,漏极电性连 接第一节点。

[0023] 所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管及 第六薄膜晶体管均为 P型薄膜晶体管,所述第五薄膜晶体管为 N型薄膜晶体管。

[0024] 所述像素驱动电路的工作过程依次包括载入阶段、补偿阶段及发光阶段;

[0025] 在载入阶段,所述复位信号为低电位,扫描信号和发光信号为高电位;

[0026] 在补偿阶段,所述扫描信号为低电位,所述复位信号和发光信号为高电位; [0027] 在发光阶段,所述发光信号为低电位,所述扫描信号和复位信号为高电位。

[0028] 在载入阶段,所述第一节点的电压为 Vint,所述第三节点的电压为 Vdata,其中 Vint为初始化信号的电压, Vdata为数据信号的电压。

[0029] 在补偿阶段,所述第一节点的电压为

-lWIi]:

,所述第二节点的电压为 Vdd,所述第三节点的电压为 Vdata,其中 Vth为第二 薄膜晶体管的阈值电压, Vdd为电源高电压, Vdata为数据信号的电压。

[0030] 在发光阶段,所述第一节点的电压为

,所述第二节点的电压为 Vdd,所述第三节点的电压为 Vdd,其中 vth为第二薄膜 晶体管的阈值电压, Vdd为电源高电压, Vdata为数据信号的电压。

[0031] 本发明还提供一种显示装置,包括上述的像素驱动电路。

发明的有益效果

有益效果

[0032] 本发明的有益效果:本发明提供一种像素驱动电路,包括载入模块、与所述载 入模块电性连接的补偿模块和与所述补偿模块电性连接的发光模块;所述载入 模块用于接收复位信号及发光信号,并在复位信号的控制下向补偿模块输入初 始化信号,在发光信号的控制下向补偿模块输入数据信号;所述补偿模块用于 接收扫描信号,并在扫描信号的控制下接收电源高电压进行阈值电压的补偿; 所述发光模块用于接收发光信号,并在发光信号的控制下接收电源高电压并发 光,且发光亮度能够通过改变电源高电压的大小进行调节,该像素驱动电路不 仅能够有效补偿阈值电源,还通过电源高电压调整发光亮度,且结构简单,易 于制造。本发明还提供一种显示装置,能够通过电源高电压调整发光亮度,且 结构简单,易于制造。

对附图的简要说明

附图说明

[0033] 为了能更进一步了解本发明的特征以及技术内容,请参阅以下有关本发明的详 细说明与附图,然而附图仅提供参考与说明用,并非用来对本发明加以限制。

[0034] 附图中,

[0035] 图 1为现有的像素驱动电路的电路图;

[0036] 图 2为本发明的像素驱动电路的示意图;

[0037] 图 3为本发明的像素驱动电路的电路图;

[0038] 图 4为本发明的像素驱动电路的工作波形图。

发明实施例

本发明的实施方式

[0039] 为更进一步阐述本发明所采取的技术手段及其效果,以下结合本发明的优选实

施例及其附图进行详细描述。

[0040] 请参阅图 2至图 4,本发明提供一种像素驱动电路,包括载入模块 1、与所述载 入模块 1电性连接的补偿模块 2和与所述补偿模块 2电性连接的发光模块 3;

[0041] 所述载入模块 1用于接收复位信号 Reset及发光信号 EM,并在复位信号 Reset的 控制下向补偿模块 2输入初始化信号 Int,在发光信号 EM的控制下向补偿模块 2输 入数据信号 Data;

[0042] 所述补偿模块 2用于接收扫描信号 Gate, 并在扫描信号 Gate的控制下接收电源 高电压 Vdd进行阈值电压的补偿;

[0043] 所述发光模块 3用于接收发光信号 EM,并在发光信号 EM的控制下接收电源高 电压 Vdd并发光,且发光亮度能够通过改变电源高电压 Vdd的大小进行调节。

[0044] 具体地,如图 3所示,在本发明的具体实施例中,所述补偿模块 2包括第一薄膜 晶体管 T1、第二薄膜晶体管 T2及存储电容 C1;

[0045] 所述第一薄膜晶体管 T1的栅极接收扫描信号 Gate,源极电性连接第一节点 A, 漏极电性连接第二节点 B;

[0046] 所述第二薄膜晶体管 T2的栅极电性连接第一节点 A,漏极接收电源高电压 Vdd

,源极电性连接第二节点 B;

[0047] 所述存储电容 C1的第一端电性连接第一节点 A,第二端电性连接第三节点 C;

[0048] 所述载入模块 1电性连接所述第一节点 A及第三节点 C,所述发光模块 3电性连 接所述第二节点 B和第三节点 C。

[0049] 进一步地,在本发明的具体实施例中,所述发光模块 3包括:第三薄膜晶体管 T3、第四薄膜晶体管 T4及有机发光二极管 D1;

[0050] 所述第三薄膜晶体管 T3的栅极接收发光信号 EM,源极接收电源高电压,漏极 电性连接第三节点 C;

[0051] 所述第四薄膜晶体管 T4的栅极接收发光信号 EM,源极电性连接第二节点 B, 漏极电性连接有机发光二极管 D1的阳极;

[0052] 所述有机发光二极管 D1的阴极接收电源彳氐电压 Vss。

[0053] 进一步地,在本发明的具体实施例中,所述载入模块 1包括:第五薄膜晶体管 T5及第六薄膜晶体管 T6;

[0054] 所述第五薄膜晶体管 T5的栅极接收发光信号 EM,源极接收数据信号 Data,漏 极电性连接第三节点 C;

[0055] 所述第六薄膜晶体管 T6的栅极接收复位信号 Reset,源极接收初始化信号 Int, 漏极电性连接第一节点 A。

[0056] 具体地,在本实施例中,所述电致发光元件 D1为有机发光二极管,所述第一 薄膜晶体管 T1、第二薄膜晶体管 T2、第三薄膜晶体管 T3、第四薄膜晶体管 T4、 第五薄膜晶体管 T5及第六薄膜晶体管 T6为非晶硅薄膜晶体管、彳氐温多晶硅薄膜 晶体管或金属氧化物半导体薄膜晶体管。

[0057] 优选地,在本实施例中,所述第一薄膜晶体管 T1、第二薄膜晶体管 T2、第三 薄膜晶体管 T3、第四薄膜晶体管 T4及第六薄膜晶体管 T6均为 P型薄膜晶体管, 其在彳氐电平状态下导通,高电平状态下截止,所述第五薄膜晶体管 T5为 N型薄 膜晶体管,其在高电平状态下导通,彳氐电平状态下截止。

[0058] 具体地,所述复位信号 Reset、扫描信号 Gate及发光信号 EM均通过外部时序控 制器提供。

[0059] 需要说明的是,请参阅图 4, 所述像素驱动电路的工作过程依次包括载入阶段 1 0、补偿阶段 20及发光阶段 30;

[0060] 所述载入阶段 10,所述复位信号 Reset为低电位,扫描信号 Gate和发光信号 EM 为高电位,在所述载入阶段 10所述数据信号 Data写入第三节点 C,初始化信号 In t写入第一节点 A,所述初始化信号为 Int—彳氐电平信号。

[0061] 所述补偿阶段 20,所述扫描信号 Gate为低电位,所述复位信号 Reset和发光信 号 EM为高电位,在所述补偿阶段 20,所述电源高电压 Vdd写入第二节点 B,所 述第三节点继续写入数据信号 Data,使得第一节点 A的电压变为电源高电压 Vdd 与第二薄膜晶体管 T2的阈值电压(P型薄膜晶体管的阈值电压为负)的绝对值的 差。

[0062] 所述发光阶段 30,所述发光信号 EM为低电位,所述扫描信号 Gate和复位信号 Reset为高电位,在发光阶段 30, 所述电源高电压 Vdd写入第三节点 C,使得第 一节点 A电压随之改变,并驱动有机发光二极管 D1发光。

[0063] 请继续参阅图 4, 并结合图 2详细说明所述像素驱动电路的工作过程

[0064] 请参阅图 2及图 4, 在载入阶段 10, 所述复位信号 Reset为低电位,扫描信号 Gat e和发光信号 EM为高电位,所述第六薄膜晶体管 T6及第四薄膜晶体管 T4导通, 所述第一薄膜晶体管 T1、第三薄膜晶体管 T3及第五薄膜晶体管 T5截止,初始化 信号 Int经导通的第四薄膜晶体管 T4写入第一节点 A,使得第一节点 A的电压变 为 Vint,数据信号 Data经导通的第六薄膜晶体管 T6写入第三节点 C,使得第三节 点 C的电压变为 Vdata,其中 Vint为初始化信号 Int的电压, Vdata为数据信号 Dat a的电压,且 Vint为彳氐电平。

[0065] 在补偿阶段 20,所述扫描信号 Gate为低电位,所述复位信号 Reset和发光信号 EM为高电位,第一节点 A为彳氐电平,所述第六薄膜晶体管 T6、第二薄膜晶体管 T2及第三薄膜晶体管 T3导通,所述第一薄膜晶体管 T1、第四薄膜晶体管 T4及第 五薄膜晶体管 T5截止,数据信号 Data经导通的第六薄膜晶体管 T6继续写入第三 节点 C,使得第三节点 C的电压继续保持为 Vdata,电源高电压 Vdd经导通的第 二薄膜晶体管 T2和第三薄膜晶体管 T3为第一节点 A充电,直至第一节点 A和第二 节点 B的差值等于第二薄膜晶体管 T2的阈值电压,也即所述第一节点 A的电压为 補-|刪

,所述第二节点 B的电压为 Vdd,存储电容 Cl存储的电压为 Vdd -lVthl- Vdata ,所述第三节点 C的电压为 Vdata,其中 Vth为第二薄膜晶体管 T2的阈值电压; [0066] 在发光阶段 30,所述发光信号 EM为低;电位,所述扫描信号 Gate和复位信号 Re set为高电位,所述第一薄膜晶体管 T1、第二薄膜晶体管 T2及第五薄膜晶体管 T5 导通,第三薄膜晶体管 T3、第四薄膜晶体管 T4及第六薄膜晶体管 T6截止,所述 电源高电压 Vdd经过导通的第五薄膜晶体管 T5写入第三节点 C,在存储电容 C1 的作用下,第一节点 A的电压随着第三节点 C的变化而变化,以保持存储电容 C1 中存储的电压不变,也即所述第一节点 A的电压为


,所述第二节点 B的电压为 Vdd,所述第三节点 C的电压为 Vdd

[0067] 流过有机发光二极管 D1的电流为:

[]


[0068] 其中, H为第二薄膜晶体管 T2的载流子迁移率, Cox为第二薄膜晶体管 T2的栅 氧化层电容, W/L为第二薄膜晶体管 T2的沟道宽长比, I为流过有机发光二极管 D1的电流, Vgs为第二薄膜晶体管 T2的栅极与源极的电压差。

[0069] 据此可知,流过有机发光二极管 D1的电流 I与第二薄膜晶体管 T2的阈值电压 Vt h无关,从而可以消除第二薄膜晶体管 T2的阈值电压 Vth改变而引起的画面显示 不良的问题,并且流过有机发光二极管 D1的电流 I同时受到电源高电压 Vdd和数 据信号 Data的电压 Vdata的影响,因此流过有机发光二极管 D1的电流 I可通过改 变电源高电压 Vdd和数据信号 Data的电压 Vdata进行改变,从而能够通过改变电 源高电压 Vdd的大小调节有机发光二极管 D1的发光亮度,提升亮度调节的灵活 性,且相比于现有技术,无需额外增加信号线,制程难度较 f氐。

[0070] 本发明还提供一种显示装置,包括上述的像素驱动电路。

[0071] 综上所述,本发明提供一种像素驱动电路,包括载入模块、与所述载入模块电 性连接的补偿模块和与所述补偿模块电性连接的发光模块;所述载入模块用于 接收复位信号及发光信号,并在复位信号的控制下向补偿模块输入初始化信号 ,在发光信号的控制下向补偿模块输入数据信号;所述补偿模块用于接收扫描 信号,并在扫描信号的控制下接收电源高电压进行阈值电压的补偿;所述发光 模块用于接收发光信号,并在发光信号的控制下接收电源高电压并发光,且发 光亮度能够通过改变电源高电压的大小进行调节,该像素驱动电路不仅能够有 效补偿阈值电源,还通过电源高电压调整发光亮度,且结构简单,易于制造。 本发明还提供一种显示装置,能够通过电源高电压调整发光亮度,且结构简单 ,易于制造。

[0072] 以上所述,对于本领域的普通技术人员来说,可以根据本发明的技术方案和技 术构思作出其他各种相应的改变和变形,而所有这些改变和变形都应属于本发 明权利要求的保护范围。