Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2020107610 - CIRCUIT GOA, PANNEAU D'AFFICHAGE ET APPAREIL D'AFFICHAGE

Document

说明书

发明名称

技术领域

0001  

背景技术

0002   0003  

发明概述

技术问题

0004  

技术解决方案

0005   0006   0007   0008   0009   0010   0011   0012   0013   0014   0015   0016  

有益效果

0017  

附图说明

0018   0019   0020   0021   0022  

本发明的实施方式

0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054  

权利要求书

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20  

附图

页1 

说明书

发明名称 : 一种 GOA 电路、显示面板及显示装置

技术领域

技术领域

[0001]
本发明涉及显示技术领域,特别是涉及一种GOA电路、显示面板及显示装置。

背景技术

背景技术

[0002]
目前,液晶显示装置已经广泛地应用于各种电子产品中,而GOA(Gate Driver On Array)电路是液晶显示装置中的一个重要组成部分,利用现有薄膜晶体管液晶显示器Array制程将Gate行扫描驱动信号电路制作在Array基板上,实现对Gate逐行扫描驱动的一项技术。
[0003]
基于低温多晶硅(LTPS)技术的显示面板,根据面板内采用的薄膜晶体管(TFT)类型,可以分为NMOS型、PMOS型,以及皆有NMOS和PMOS型TFT的CMOS。类似的,GOA电路分为NMOS电路,PMOS电路以及CMOS电路。NMOS电路相比于CMOS电路由于省去P掺杂这一层光罩及工序,有助于提高产品良率以及降低成本。

发明概述

技术问题

[0004]
相对于CMOS型GOA,NMOS或PMOS型的GOA的稳定性容易受到显示区域的干扰,尤其在重载画面(比如Pixel点反转等画面),使得输入信号出现波动,从而影响下一级GOA单元的级传信号出现波动,影响了Q点电位的稳定性,从而导致无法实现正常的级传功能,使得GOA电路失效,特别是中大尺寸的液晶显示装置中更容易出现。

技术解决方案

[0005]
本发明的目的在于提供一种GOA电路、显示面板及显示装置,能够GOA电路的稳定性。
[0006]
为解决上述技术问题,本发明提供一种GOA电路,其包括:
[0007]
其中GOA电路包括m个级联的GOA单元,第n级GOA单元包括:第一稳压模块,用于在所述GOA电路的输入信号出现波动时,维持第一节点的电平;其包括第一电容和第二电容,所述第一电容的一端与正向扫描控制信号和正反向扫描控制模块之间的连接点连接;所述第二电容的一端与反向扫描控制信号和所述正反向扫描控制模块之间的连接点连接;
[0008]
所述正反向扫描控制模块,用于根据所述正向扫描控制信号或所述反向扫描控制信号控制GOA电路进行正向扫描或反向扫描;
[0009]
节点信号控制模块,用于根据第n+1级时钟信号和第n-1级时钟信号控制所述GOA电路在非工作阶段输出低电位的栅极驱动信号;其中m≥n≥1;
[0010]
输出控制模块,用于根据本级时钟信号控制本级栅极驱动信号的输出;
[0011]
第二稳压模块,用于维持第一节点的电平;
[0012]
第一下拉模块,用于下拉所述第一节点的电平;
[0013]
第二下拉模块,用于下拉第二节点的电平;
[0014]
第三下拉模块,用于下拉本级栅极驱动信号的电平。
[0015]
本发明还提供一种液晶面板,其包括上述任意一种GOA电路。
[0016]
本发明还提供一种显示装置,其包括上述的液晶面板。

有益效果

[0017]
本发明的GOA电路、显示面板及显示装置,通过增加第一稳压模块,在所述GOA电路的输入信号出现波动时,维持第一节点的电平,从而避免Q点的电位被拉低,实现了正常的级传功能,增加了GOA电路的稳定性。

附图说明

[0018]
图1为现有GOA电路的结构示意图;
[0019]
图2为现有GOA电路的中第n级GOA单元的结构示意图;
[0020]
图3为现有GOA电路的中第n+2级GOA单元的结构示意图;
[0021]
图4为现有4CK架构的显示面板的GOA电路的时序图;
[0022]
图5为本发明的GOA电路的结构示意图。

本发明的实施方式

[0023]
以下各实施例的说明是参考附加的图式,用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语,例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。在图中,结构相似的单元是以相同标号表示。
[0024]
如图1所示,现有的GOA电路包括m个级联的GOA单元,第n级GOA单元包括:正反向扫描控制模块100、节点信号控制模块200、输出控制模块300、稳压模块400、第一下拉模块500、第二下拉模块600、第三下拉模块700、第四下拉模块800、上拉模块900、以及第三电容C1和第四电容C2,其中m≥n≥1;
[0025]
正反向扫描控制模块100用于根据正向扫描控制信号U2D或反向扫描控制信号D2U控制GOA电路进行正向扫描或反向扫描。节点信号控制模块200用于根据第n+1级时钟信号CK(n+1)和第n-1级时钟信号CK(n-1)控制本级GOA单元在非工作阶段输出低电位的栅极驱动信号。输出控制模块300用于根据本级时钟信号CK(n)控制本级栅极驱动信号的输出。稳压模块400用于维持第一节点Q的电平。第一下拉模块500用于下拉所述第一节点Q的电平。第二下拉模块600用于下拉第二节点P的电平。第三下拉模块700用于下拉本级栅极驱动信号G(n)的电平。第四下拉模块800用于根据第二全局信号GAS2在显示面板处于第二工作状态时下拉本级栅极驱动信号G(n)的电平。上拉模块900用于根据第一全局信号GAS1在显示面板处于第一工作状态时控制本级GOA单元输出高电平的栅极驱动信号。第一工作状态为黑屏触控工作期间或者异常断电时。可以理解的,当显示面板处于第一工作状态时,第一全局信号GAS1为高电平,所有GOA单元都输出高电平的栅极驱动信号。第二工作状态为显示触控工作期间,此时第二全局信号GAS2为高电平。
[0026]
当显示面板处于正向扫描状态时,U2D为高电平,D2U为低电平,此时GOA电路则由上向下逐行扫描,反之,当显示面板处于反向扫描状态时,U2D为低电平,D2U为高电平,此时GOA电路则由下向上逐行扫描。
[0027]
在显示面板的两侧分别设置左侧GOA电路和右侧GOA电路,在一实施方式中,左侧GOA电路驱动奇数行的扫描线,右侧GOA电路驱动偶数行的扫描线。当显示面板为4CK架构时,GOA电路以2个基本单元为最小重复单元进行循环。如图2和3所示,第n级GOA单元和第n+2级GOA单元可以共同构成一个GOA重复单元。结合图4,GOA电路中共有4个时钟信号CK:第1时钟信号CK1至第4条时钟信号CK4,当第n级GOA单元的第n级时钟信号为第1时钟信号CK1时,第n级GOA单元的第n+1级时钟信号为第2时钟信号CK2,第n级GOA单元的第n-1级时钟信号为第4时钟信号CK4,当第n+2级GOA单元的第n级时钟信号为第3时钟信号CK3时,第n+2级GOA单元的第n+1级时钟信号为第4时钟信号,第n+2级GOA单元的第n-1级时钟信号为第2时钟信号。可以理解的,如果第n级GOA单元的节点信号控制模块200对应接入的是第2和第4时钟信号,输出控制模块300接入的是第1时钟信号,那么第n+1级GOA单元的节点信号控制模块200接入的就是第1条和第3条时钟信号,输出控制模块300接入的是第2时钟信号。当然显示面板也可使用8CK架构,GOA电路以4个基本单元为最小重复单元进行循环。
[0028]
图4所示为4CK架构的显示面板对应的GOA电路的时序图;STV信号是GOA电路的启动信号,STVL和STVR分别对应左侧STV和右侧STV,也即STVL、STVR分别为左启动信号和右启动信号。第一全局信号GAS1和第二全局信号GAS2在显示面板正常工作时都为低电平。第二全局信号GAS2在显示期间T1转换为触控期间T2由低电平变为高电平。
[0029]
其中GATE_1至GATE_4分别表示第1至4条扫描信号,分别对应第1至4级GOA单元的栅极驱动信号。
[0030]
可以理解的,如果第1级GOA单元的输出控制模块300接入的是第1时钟信号,第2级GOA单元输出控制模块300接入的是第2时钟信号。第3级GOA单元的输出控制模块300接入的是第3时钟信号,第4级GOA单元输出控制模块300接入的是第4时钟信号,因此当CK1为高点平时,G(1)为高电平,因而GATE_1也为高电平。其余GATE_2至GATE_4与此类似。
[0031]
返回图1,在正常情况下VGL与D2U的电压相同,在重载画面下(比如Pixel点反转等画面),显示区域通过NT10与VGL信号相连,VGL受显示区域的Couple的影响最大。VGL相对于D2U信号,有更大的波动,所以虽然VGL与D2U电压相同,但是存在VGL受Couple影响瞬间电压高于D2U,那么对于G(N+2)信号不被拉低,由于下一级GOA单元的NT2的栅极接入G(N+2),导致NT2存在被瞬间打开的风险。如果NT2打开,且此时Q点为高电位,则Q点电位存在被释放(拉低)的风险,因此无法继续保持高电位,无法实现正常的级传功能,引起GOA电路的失效。
[0032]
请参照图5,图5为本发明实施例一的GOA电路的结构示意图。
[0033]
如图5所示,本实施例的GOA电路包括m个级联的GOA单元;第n级GOA单元包括:第一稳压模块210、正反向扫描控制模块100、节点信号控制模块200、输出控制模块300、第二稳压模块400、第一下拉模块500、第二下拉模块600以及第三下拉模块700、此外还可包括第四下拉模块800以及上拉模块900、第三电容C1、第四电容C2,其中m≥n≥1;
[0034]
第一稳压模块210用于在所述GOA电路的输入信号出现波动(也即在重载画面)时,维持第一节点的电平。
[0035]
其余模块的功能与图1的功能相同。
[0036]
第一稳压模块210包括第一电容C3和第二电容C4,所述第一电容C3的一端与正向扫描控制信号U2D和正反向扫描控制模块100之间的连接点W1连接;所述第二电容C4的一端与反向扫描控制信号D2U和所述正反向扫描控制模块100之间的连接点W2连接。
[0037]
所述正反向扫描控制模块200包括第一薄膜晶体管NT1和第二薄膜晶体管NT2;
[0038]
所述第一薄膜晶体管NT1的栅极连接第n-2级GOA单元的栅极驱动信号G(n-2),源极接入正向扫描控制信号U2D,漏极分别与所述第二薄膜晶体管NT2的漏极、所述第二下拉模块600以及所述第一节点Q连接;
[0039]
所述第二薄膜晶体管NT2的源极接入所述反向直流扫描控制信号D2U,栅极连接第n+2级GOA单元的栅极驱动信号G(n+2)。
[0040]
所述节点信号控制模块200包括第三薄膜晶体管NT3、第四薄膜晶体管NT4、第八薄膜晶体管NT8,第三薄膜晶体管NT3的栅极接入与第一薄膜晶体管NT1的源极连接,源极接入第n+1级时钟信号,漏极与第四薄膜晶体管NT4的漏极以及第八薄膜晶体管NT8的栅极连接。第四薄膜晶体管NT4的栅极与第二薄膜晶体管NT2的源极连接,源极接入第n-1级时钟信号。第八薄膜晶体管NT8的源极接入恒压高电位信号VGH,漏极与第二节点P连接。
[0041]
所述第二下拉模块600包括第六薄膜晶体管NT6,所述第六薄膜晶体管NT6的栅极与所述第二薄膜晶体管NT2的漏极连接,源极接入恒压低电位信号VGL,漏极与所述第二节点P连接。
[0042]
所述第三电容C1的一端与所述第一节点Q连接,所述第三电容C1的另一端接入恒压低电位信号VGL。
[0043]
第二稳压模块400包括第七薄膜晶体管NT7,第七薄膜晶体管NT7的栅极接入恒压高电位信号VGH,源极与第一节点Q连接,漏极与第九薄膜晶体管NT9的栅极连接。
[0044]
输出控制模块300包括第九薄膜晶体管NT9,第九薄膜晶体管NT9的栅极与第七薄膜晶体管NT7的漏极连接,源极接入本级时钟信号CK(n)。
[0045]
第一下拉模块500包括第五薄膜晶体管NT5,第五薄膜晶体管NT5的栅极与第二节点P连接,漏极与第一节点Q连接,源极接入恒压低电位信号VGL。
[0046]
第三下拉模块700包括第十薄膜晶体管NT10,第十薄膜晶体管NT10的栅极与第二节点P连接,源极接入恒压低电位信号VGL,漏极与第九薄膜晶体管NT9的漏极连接。
[0047]
第四下拉模块800包括第十三薄膜晶体管NT13,第十三薄膜晶体管NT13的栅极接入第二全局信号GAS2,源极接入恒压低电位信号VGL。
[0048]
上拉模块900包括第十一薄膜晶体管NT11和第十二薄膜晶体管NT12,第十一薄膜晶体管NT11的栅极和源极连接,第十二薄膜晶体管NT12和第十一薄膜晶体管NT11的栅极均接入第一全局信号GAS1,第十二薄膜晶体管NT12的源极接入恒压低电位信号VGL,漏极接入第二节点,第十一薄膜晶体管NT11的漏极分别与第九薄膜晶体管NT9的漏极、第十薄膜晶体管NT10的漏极以及第十三薄膜晶体管NT13的漏极连接。
[0049]
第四电容C2的一端与第二节点P连接,另一端接入恒压低电位信号VGL。
[0050]
由于,本发明的GOA电路增加了第一稳压模块,因此当GOA电路的输入信号出现波动时,由于VGL瞬间为高电平,G(N+2)也与VGL同步变化,下一级GOA单元的NT2的栅极接入G(N+2),源极通过电容C4输入VGL,使得NT2的栅源极之间的电压差为0,也即避免NT2打开,当Q点为高电位时,避免Q点电位被拉低,使得Q点继续保持高电位,实现了正常的级传功能,增强了级传的可靠性,进而提高了GOA电路的稳定性。
[0051]
本发明还提供一种显示面板,其包括上述任意一种GOA电路。该显示面板比如为液晶显示面板。
[0052]
本发明还提供一种显示装置,其包括上述显示面板。
[0053]
本发明的GOA电路、显示面板及显示装置,通过增加第一稳压模块,在所述GOA电路的输入信号出现波动时,维持第一节点的电平,从而避免Q点的电位被拉低,实现了正常的级传功能,增加了GOA电路的稳定性。
[0054]
综上所述,虽然本发明已以优选实施例揭露如上,但上述优选实施例并非用以限制本发明,本领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。

权利要求书

[权利要求 1]
一种GOA电路,其中GOA电路包括m个级联的GOA单元,第n级GOA单元包括: 第一稳压模块,用于在所述GOA电路的输入信号出现波动时,维持第一节点的电平;其包括第一电容和第二电容,所述第一电容的一端与正向扫描控制信号和正反向扫描控制模块之间的连接点连接;所述第二电容的一端与反向扫描控制信号和所述正反向扫描控制模块之间的连接点连接; 所述正反向扫描控制模块,用于根据所述正向扫描控制信号或所述反向扫描控制信号控制GOA电路进行正向扫描或反向扫描; 节点信号控制模块,用于根据第n+1级时钟信号和第n-1级时钟信号控制所述GOA电路在非工作阶段输出低电位的栅极驱动信号;其中m≥n≥1; 输出控制模块,用于根据本级时钟信号控制本级栅极驱动信号的输出; 第二稳压模块,用于维持第一节点的电平; 第一下拉模块,用于下拉所述第一节点的电平; 第二下拉模块,用于下拉第二节点的电平;以及 第三下拉模块,用于下拉本级栅极驱动信号的电平。
[权利要求 2]
根据权利要求1所述的GOA电路,其中 所述正向扫描控制模块包括第一薄膜晶体管、第二薄膜晶体管; 所述第一薄膜晶体管的源极接入所述正向扫描控制信号,栅极连接第n-2级GOA单元的栅极驱动信号;漏极分别与所述第二薄膜晶体管的漏极、所述第二下拉模块以及所述第一节点连接; 所述第二薄膜晶体管的源极接入所述反向扫描控制信号,栅极接入第n+2级GOA单元的栅极驱动信号。
[权利要求 3]
根据权利要求2所述的GOA电路,其中 所述节点信号控制模块包括第三薄膜晶体管、第四薄膜晶体管以及第八薄膜晶体管; 所述第三薄膜晶体管的栅极与所述第一薄膜晶体管的源极连接,源极接入第n+1级时钟信号,漏极与第四薄膜晶体管的漏极以及第八薄膜晶体管的栅极连接; 第四薄膜晶体管的栅极与所述第二薄膜晶体管的源极连接,源极接入第n-1级时钟信号; 第八薄膜晶体管的源极接入恒压高电位信号,漏极与第二节点连接。
[权利要求 4]
根据权利要求3所述的GOA电路,其中 所述第二下拉模块包括第六薄膜晶体管,所述第六薄膜晶体管的栅极与所述第二薄膜晶体管的漏极连接,源极接入所述恒压低电位信号,漏极与所述第二节点连接。
[权利要求 5]
根据权利要求1所述的GOA电路,其中 所述第一下拉模包括第五薄膜晶体管,所述第五薄膜晶体管的栅极与所述第二节点连接,漏极与所述第一节点连接,源极接入恒压低电位信号。
[权利要求 6]
根据权利要求1所述的GOA电路,其中 所述第二稳压模块包括第七薄膜晶体管,所述第七薄膜晶体管的栅极接入恒压高电位信号,源极与所述第一节点连接。
[权利要求 7]
根据权利要求6所述的GOA电路,其中 所述输出控制模块包括第九薄膜晶体管,所述第九薄膜晶体管的栅极与所述第七薄膜晶体管的漏极连接,源极接入本级时钟信号。
[权利要求 8]
根据权利要求7所述的GOA电路,其中 所述第三下拉模块包括第十薄膜晶体管,所述第十薄膜晶体管的栅极与所述第二节点连接,源极接入恒压低电位信号,所述第十薄膜晶体管的漏极与所述九薄膜晶体管的漏极连接。
[权利要求 9]
一种液晶面板,其包括GOA电路,其中GOA电路包括m个级联的GOA单元,第n级GOA单元包括: 第一稳压模块,用于在所述GOA电路的输入信号出现波动时,维持第一节点的电平;其包括第一电容和第二电容,所述第一电容的一端与正向扫描控制信号和正反向扫描控制模块之间的连接点连接;所述第二电容的一端与反向扫描控制信号和所述正反向扫描控制模块之间的连接点连接; 所述正反向扫描控制模块,用于根据所述正向扫描控制信号或所述反向扫描控制信号控制GOA电路进行正向扫描或反向扫描; 节点信号控制模块,用于根据第n+1级时钟信号和第n-1级时钟信号控制所述GOA电路在非工作阶段输出低电位的栅极驱动信号;其中m≥n≥1; 输出控制模块,用于根据本级时钟信号控制本级栅极驱动信号的输出; 第二稳压模块,用于维持第一节点的电平; 第一下拉模块,用于下拉所述第一节点的电平; 第二下拉模块,用于下拉第二节点的电平;以及 第三下拉模块,用于下拉本级栅极驱动信号的电平。
[权利要求 10]
根据权利要求9所述的液晶面板,其中 所述正向扫描控制模块包括第一薄膜晶体管、第二薄膜晶体管; 所述第一薄膜晶体管的源极接入所述正向扫描控制信号,栅极连接第n-2级GOA单元的栅极驱动信号;漏极分别与所述第二薄膜晶体管的漏极、所述第二下拉模块以及所述第一节点连接; 所述第二薄膜晶体管的源极接入所述反向扫描控制信号,栅极接入第n+2级GOA单元的栅极驱动信号。
[权利要求 11]
根据权利要求10所述的液晶面板,其中 所述节点信号控制模块包括第三薄膜晶体管、第四薄膜晶体管以及第八薄膜晶体管; 所述第三薄膜晶体管的栅极与所述第一薄膜晶体管的源极连接,源极接入第n+1级时钟信号,漏极与第四薄膜晶体管的漏极以及第八薄膜晶体管的栅极连接; 第四薄膜晶体管的栅极与所述第二薄膜晶体管的源极连接,源极接入第n-1级时钟信号; 第八薄膜晶体管的源极接入恒压高电位信号,漏极与第二节点连接。
[权利要求 12]
根据权利要求11所述的液晶面板,其中 所述第二下拉模块包括第六薄膜晶体管,所述第六薄膜晶体管的栅极与所述第二薄膜晶体管的漏极连接,源极接入所述恒压低电位信号,漏极与所述第二节点连接。
[权利要求 13]
根据权利要求9所述的液晶面板,其中 所述第一下拉模包括第五薄膜晶体管,所述第五薄膜晶体管的栅极与所述第二节点连接,漏极与所述第一节点连接,源极接入恒压低电位信号。
[权利要求 14]
根据权利要求9所述的液晶面板,其中 所述第二稳压模块包括第七薄膜晶体管,所述第七薄膜晶体管的栅极接入恒压高电位信号,源极与所述第一节点连接。
[权利要求 15]
根据权利要求14所述的液晶面板,其中 所述输出控制模块包括第九薄膜晶体管,所述第九薄膜晶体管的栅极与所述第七薄膜晶体管的漏极连接,源极接入本级时钟信号。
[权利要求 16]
根据权利要求14所述的液晶面板,其中 所述第三下拉模块包括第十薄膜晶体管,所述第十薄膜晶体管的栅极与所述第二节点连接,源极接入恒压低电位信号,所述第十薄膜晶体管的漏极与所述九薄膜晶体管的漏极连接。
[权利要求 17]
一种显示装置,其包括液晶面板,其包括GOA电路,其中GOA电路包括m个级联的GOA单元,第n级GOA单元包括: 第一稳压模块,用于在所述GOA电路的输入信号出现波动时,维持第一节点的电平;其包括第一电容和第二电容,所述第一电容的一端与正向扫描控制信号和正反向扫描控制模块之间的连接点连接;所述第二电容的一端与反向扫描控制信号和所述正反向扫描控制模块之间的连接点连接; 所述正反向扫描控制模块,用于根据所述正向扫描控制信号或所述反向扫描控制信号控制GOA电路进行正向扫描或反向扫描; 节点信号控制模块,用于根据第n+1级时钟信号和第n-1级时钟信号控制所述GOA电路在非工作阶段输出低电位的栅极驱动信号;其中m≥n≥1; 输出控制模块,用于根据本级时钟信号控制本级栅极驱动信号的输出; 第二稳压模块,用于维持第一节点的电平; 第一下拉模块,用于下拉所述第一节点的电平; 第二下拉模块,用于下拉第二节点的电平;以及 第三下拉模块,用于下拉本级栅极驱动信号的电平。
[权利要求 18]
根据权利要求17所述的显示装置,其中 所述正向扫描控制模块包括第一薄膜晶体管、第二薄膜晶体管; 所述第一薄膜晶体管的源极接入所述正向扫描控制信号,栅极连接第n-2级GOA单元的栅极驱动信号;漏极分别与所述第二薄膜晶体管的漏极、所述第二下拉模块以及所述第一节点连接; 所述第二薄膜晶体管的源极接入所述反向扫描控制信号,栅极接入第n+2级GOA单元的栅极驱动信号。
[权利要求 19]
根据权利要求18所述的显示装置,其中 所述节点信号控制模块包括第三薄膜晶体管、第四薄膜晶体管以及第八薄膜晶体管; 所述第三薄膜晶体管的栅极与所述第一薄膜晶体管的源极连接,源极接入第n+1级时钟信号,漏极与第四薄膜晶体管的漏极以及第八薄膜晶体管的栅极连接; 第四薄膜晶体管的栅极与所述第二薄膜晶体管的源极连接,源极接入第n-1级时钟信号; 第八薄膜晶体管的源极接入恒压高电位信号,漏极与第二节点连接。
[权利要求 20]
根据权利要求19所述的显示装置,其中 所述第二下拉模块包括第六薄膜晶体管,所述第六薄膜晶体管的栅极与所述第二薄膜晶体管的漏极连接,源极接入所述恒压低电位信号,漏极与所述第二节点连接。

附图