Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Goto Application

1. WO2020087393 - PROCÉDÉ DE PRÉPARATION D'UN TRANSISTOR À EFFET DE CHAMP À AILETTE À CAPACITÉ NÉGATIVE ET TRANSISTOR À EFFET DE CHAMP À AILETTE À CAPACITÉ NÉGATIVE

Numéro de publication WO/2020/087393
Date de publication 07.05.2020
N° de la demande internationale PCT/CN2018/113178
Date du dépôt international 31.10.2018
CIB
H01L 29/78 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66Types de dispositifs semi-conducteurs
68commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76Dispositifs unipolaires
772Transistors à effet de champ
78l'effet de champ étant produit par une porte isolée
H01L 21/336 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV de la classification périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335Transistors à effet de champ
336à grille isolée
Déposants
  • 华为技术有限公司 HUAWEI TECHNOLOGIES CO., LTD. [CN]/[CN]
Inventeurs
  • 张日清 ZHANG, Riqing
  • 夏禹 XIA, Yu
Mandataires
  • 广州三环专利商标代理有限公司 SCIHEAD IP LAW FIRM
Données relatives à la priorité
Langue de publication chinois (ZH)
Langue de dépôt chinois (ZH)
États désignés
Titre
(EN) METHOD FOR PREPARING NEGATIVE-CAPACITANCE FIN FIELD-EFFECT TRANSISTOR AND NEGATIVE-CAPACITANCE FIN FIELD-EFFECT TRANSISTOR
(FR) PROCÉDÉ DE PRÉPARATION D'UN TRANSISTOR À EFFET DE CHAMP À AILETTE À CAPACITÉ NÉGATIVE ET TRANSISTOR À EFFET DE CHAMP À AILETTE À CAPACITÉ NÉGATIVE
(ZH) 负电容鳍式场效应管的制备方法及负电容鳍式场效应管
Abrégé
(EN)
Disclosed are a method for preparing a negative-capacitance fin field-effect transistor and the negative-capacitance fin field-effect transistor. The method comprises: providing a semiconductor substrate provided with a fin portion thereon; forming a first gate insulating layer covering a top surface and a side wall of the fin portion, and the semiconductor substrate; forming a sacrificial gate across the fin portion on the first gate insulating layer; using the sacrificial gate as a mask to dope portions, disposed on two sides of the sacrificial gate, in the fin portion so as to form a source region and a drain region; forming an insulating layer flush with a surface of the sacrificial gate on the semiconductor substrate; removing the sacrificial gate so as to form a groove; and sequentially forming a second gate insulating layer and a metal gate structure on a side surface of and at the bottom of the groove, or forming a metal gate structure filling the groove, wherein the first gate insulating layer and/or the second gate insulating layer comprise a ferroelectric material layer. According to the embodiments of the present invention, by partially using a gate first process and partially using a gate last process for gate insulating layers, the complexity of a structure formed in a groove is reduced and the performance of a device is improved.
(FR)
L'invention concerne un procédé de préparation d'un transistor à effet de champ à ailette à capacité négative et le transistor à effet de champ à ailette à capacité négative. Le procédé comprend : la fourniture d'un substrat semi-conducteur pourvu d'une partie ailette ; la formation d'une première couche d'isolation de grille recouvrant une surface supérieure et une paroi latérale de la partie ailette et le substrat semi-conducteur ; la formation d'une grille sacrificielle à travers la partie ailette sur la première couche d'isolation de grille ; l'utilisation de la grille sacrificielle comme masque pour doper des parties, disposées sur deux côtés de la grille sacrificielle, dans la partie ailette de façon à former une région de source et une région de drain ; la formation d'une couche d'isolation affleurant une surface de la grille sacrificielle sur le substrat semi-conducteur ; le retrait de la grille sacrificielle de façon à former une rainure ; et la formation séquentielle d'une seconde couche d'isolation de grille et d'une structure de grille métallique sur une surface latérale de la rainure et au niveau du fond de la rainure, ou la formation d'une structure de grille métallique remplissant la rainure, la première couche d'isolation de grille et/ou la seconde couche d'isolation de grille comprenant une couche de matériau ferroélectrique. Selon les modes de réalisation de la présente invention, en utilisant partiellement un premier processus de grille et en utilisant partiellement un dernier processus de grille pour des couches d'isolation de grille, la complexité d'une structure formée dans une rainure est réduite et les performances d'un dispositif sont améliorées.
(ZH)
本申请实施例公开了一种负电容鳍式场效应管的制备方法及负电容场效应晶体管,该方法包括:提供半导体衬底,其上具有鳍部;形成覆盖鳍部的顶面和侧壁、半导体衬底的第一栅绝缘层;在第一栅绝缘层上形成横跨鳍部的牺牲栅极;以牺牲栅极为掩膜,对鳍部中设于牺牲栅极两侧的部分进行掺杂,形成源区和漏区;在半导体衬底上形成与所述牺牲栅极的表面平齐的绝缘层;去除牺牲栅极,形成凹槽;在凹槽的侧面和底部依次形成第二栅绝缘层和金属栅结构,或,形成填充凹槽的金属栅结构;其中,第一栅绝缘层和/或第二栅绝缘层包括铁电材料层。本发明实施例通过将栅绝缘层部分采用先栅工艺部分采用后栅工艺,减少了凹槽中形成的结构的复杂度,提高器件的性能。。
Dernières données bibliographiques dont dispose le Bureau international