Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Goto Application

1. WO2020087248 - STRUCTURE DE CÂBLAGE DE BUS DE DONNÉES DE PUCE MULTI-COEUR ET PROCÉDÉ DE TRANSMISSION DE DONNÉES

Numéro de publication WO/2020/087248
Date de publication 07.05.2020
N° de la demande internationale PCT/CN2018/112549
Date du dépôt international 30.10.2018
CIB
G06F 15/173 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
15Calculateurs numériques en général; Équipement de traitement de données en général
16Associations de plusieurs calculateurs numériques comportant chacun au moins une unité arithmétique, une unité programme et un registre, p.ex. pour le traitement simultané de plusieurs programmes
163Communication entre processeurs
173utilisant un réseau d'interconnexion, p.ex. matriciel, de réarrangement, pyramidal, en étoile ou ramifié
CPC
G06F 15/173
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
15Digital computers in general
16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
163Interprocessor communication
173using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
Déposants
  • 北京比特大陆科技有限公司 BITMAIN TECHNOLOGIES INC. [CN]/[CN]
Inventeurs
  • 刘贤华 LIU, Xianhua
Mandataires
  • 北京同立钧成知识产权代理有限公司 LEADER PATENT & TRADEMARK FIRM
Données relatives à la priorité
Langue de publication chinois (ZH)
Langue de dépôt chinois (ZH)
États désignés
Titre
(EN) MULTI-CORE CHIP DATA BUS WIRING STRUCTURE AND METHOD FOR TRANSMITTING DATA
(FR) STRUCTURE DE CÂBLAGE DE BUS DE DONNÉES DE PUCE MULTI-COEUR ET PROCÉDÉ DE TRANSMISSION DE DONNÉES
(ZH) 多核芯片数据总线布线结构和数据发送的方法
Abrégé
(EN)
Provided by an embodiment of the present invention are a multi-core chip data bus wiring structure and a method for transmitting data. Each of N cores is arranged with one data bus that transmits data. The cores of the chip may only transmit data to other cores on a data bus corresponding thereto that transmits data, but also receive data from other cores from the remaining other N-1 data buses that transmit data. By employing the technical solution of the present invention, the number of core data buses connected to the chip may be reduced, which thereby conserves wiring space at an inner part of the chip, reduces the interference between the data buses, improves the data transmission speed, and increases the bandwidth utilization rate.
(FR)
Selon un mode de réalisation, la présente invention concerne une structure de câblage de bus de données de puce multi-cœur et un procédé de transmission de données. Chacun de N cœurs est agencé avec un bus de données qui transmet des données. Les cœurs de la puce peuvent uniquement transmettre des données à d'autres cœurs sur un bus de données correspondant à ceux-ci qui transmet des données, mais également recevoir des données en provenance d'autres cœurs à partir des autres N-1 bus de données restants qui transmettent des données. En utilisant la solution technique de la présente invention, le nombre de bus de données de cœur connectés à la puce peut être réduit, ce qui permet de préserver de l'espace de câblage sur une partie interne de la puce, de réduire l'interférence entre les bus de données, d'améliorer la vitesse de transmission de données et d'augmenter le taux d'utilisation de la bande passante.
(ZH)
本发明实施例提供一种多核芯片数据总线布线结构和数据发送的方法,N个内核中的每个内核布置一条发送数据的数据总线;所述芯片内核只能在其对应的发送数据的数据总线上给其他内核发送数据,并且从剩余其他N-1条所述发送数据的数据总线从其他内核接收数据。采用本发明的技术方案,可以减少芯片连接内核数据总线的数量,节约芯片内部布线空间,减少数据总线之间的干扰,提高数据传输速度,增加带宽的利用率。
Également publié en tant que
CN201880002391.7
Dernières données bibliographiques dont dispose le Bureau international