Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Goto Application

1. WO2020068533 - DÉTECTION ET COMPENSATION D'ERREURS POUR UN ÉMETTEUR MULTIPLEXEUR

Numéro de publication WO/2020/068533
Date de publication 02.04.2020
N° de la demande internationale PCT/US2019/051839
Date du dépôt international 19.09.2019
CIB
H04L 25/02 2006.01
HÉLECTRICITÉ
04TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
LTRANSMISSION D'INFORMATION NUMÉRIQUE, p.ex. COMMUNICATION TÉLÉGRAPHIQUE
25Systèmes à bande de base
02Détails
H04L 27/36 2006.01
HÉLECTRICITÉ
04TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
LTRANSMISSION D'INFORMATION NUMÉRIQUE, p.ex. COMMUNICATION TÉLÉGRAPHIQUE
27Systèmes à porteuse modulée
32Systèmes à courant porteur caractérisés par des combinaisons de plusieurs types de systèmes couverts par les groupes H04L27/02, H04L27/10, H04L27/18, ou H04L27/26238
34Systèmes à courant porteur à modulation de phase et d'amplitude, p.ex. en quadrature d'amplitude
36Circuits de modulation; Circuits émetteurs
H03K 3/017 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
KTECHNIQUE DE L'IMPULSION
3Circuits pour produire des impulsions électriques; Circuits monostables, bistables ou multistables
01Détails
017Réglage de la largeur ou du rapport durée période des impulsions
H03M 9/00 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
MCODAGE, DÉCODAGE OU CONVERSION DE CODE, EN GÉNÉRAL
9Conversion parallèle/série ou vice versa
CPC
H03K 2005/00286
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
5Manipulating of pulses not covered by one of the other main groups of this subclass
00286Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency
H03K 5/05
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
5Manipulating of pulses not covered by one of the other main groups of this subclass
01Shaping pulses
04by increasing duration; by decreasing duration
05by the use of clock signals or other time reference signals
H03K 5/135
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
5Manipulating of pulses not covered by one of the other main groups of this subclass
13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
135by the use of time reference signals, e.g. clock signals
H03K 5/1565
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
5Manipulating of pulses not covered by one of the other main groups of this subclass
156Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
1565the output pulses having a constant duty cycle
H03M 9/00
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
9Parallel/series conversion or vice versa
H04B 17/15
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
BTRANSMISSION
17Monitoring; Testing
10of transmitters
15Performance testing
Déposants
  • MACOM TECHNOLOGY SOLUTIONS HOLDINGS, INC. [US]/[US]
Inventeurs
  • DOPPALAPUDI, Naga Rajesh
  • IROAGA, Echere
Mandataires
  • MURABITO, Anthony, C.
Données relatives à la priorité
16/143,49327.09.2018US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) ERROR DETECTION AND COMPENSATION FOR A MULTIPLEXING TRANSMITTER
(FR) DÉTECTION ET COMPENSATION D'ERREURS POUR UN ÉMETTEUR MULTIPLEXEUR
Abrégé
(EN)
Various aspects provide for error detection and compensation for a multiplexing transmitter. For example, a system can include an error detector circuit and a duty cycle correction circuit. The error detector circuit is configured to measure duty cycle error for a clock associated with a transmitter to generate error detector output based on a clock pattern for output generated by the transmitter in response to a defined bit pattern. The duty cycle correction circuit is configured to adjust the clock associated with the transmitter based on the error detector output. Additionally or alternatively, the error detector circuit is configured to measure quadrature error between an in-phase clock and a quadrature clock in response to the defined bit pattern. Additionally or alternatively, the system can include a quadrature error correction circuit configured to adjust phase shift between the in-phase clock and the quadrature clock based on quadrature error.
(FR)
Divers aspects de la présente invention concernent une détection et une compensation d'erreurs pour un émetteur multiplexeur. Par exemple, un système peut comprendre un circuit détecteur d'erreurs et un circuit de correction de rapport cyclique. Le circuit détecteur d'erreurs est configuré pour mesurer une erreur de rapport cyclique pour une horloge associée à un émetteur afin de générer une sortie du détecteur d'erreurs sur la base d'un modèle d'horloge pour une sortie générée par l'émetteur en réponse à une combinaison de bits définie. Le circuit de correction de rapport cyclique est configuré pour ajuster l'horloge associée à l'émetteur sur la base de la sortie du détecteur d'erreurs. De plus ou en variante, le circuit détecteur d'erreurs est configuré pour mesurer une erreur en quadrature entre une horloge en phase et une horloge en quadrature en réponse à la combinaison de bits définie. De plus ou en variante, le système peut comprendre un circuit de correction d'erreurs en quadrature configuré pour ajuster un déphasage entre l'horloge en phase et l'horloge en quadrature sur la base de l'erreur en quadrature.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international