Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2020023089 - SYSTÈMES ET PROCÉDÉS PERMETTANT DE COMMANDER DES SIGNAUX D'ÉCHANTILLONNAGE DE DONNÉES PENDANT DES OPÉRATIONS DE LECTURE

Numéro de publication WO/2020/023089
Date de publication 30.01.2020
N° de la demande internationale PCT/US2019/027680
Date du dépôt international 16.04.2019
CIB
G11C 7/10 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
7Dispositions pour écrire une information ou pour lire une information dans une mémoire numérique
10Dispositions d'interface d'entrée/sortie de données, p.ex. circuits de commande E/S de données, mémoires tampon de données E/S
G11C 7/22 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
7Dispositions pour écrire une information ou pour lire une information dans une mémoire numérique
22Circuits de synchronisation ou d'horloge pour la lecture-écriture ; Générateurs ou gestion de signaux de commande pour la lecture-écriture
CPC
G11C 11/4076
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
401forming cells needing refreshing or charge regeneration, i.e. dynamic cells
4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
407for memory cells of the field-effect type
4076Timing circuits
G11C 11/4087
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
401forming cells needing refreshing or charge regeneration, i.e. dynamic cells
4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
407for memory cells of the field-effect type
408Address circuits
4087Address decoders, e.g. bit - or word line decoders; Multiple line decoders
G11C 11/4093
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
401forming cells needing refreshing or charge regeneration, i.e. dynamic cells
4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
407for memory cells of the field-effect type
409Read-write [R-W] circuits 
4093Input/output [I/O] data interface arrangements, e.g. data buffers
G11C 11/4096
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
401forming cells needing refreshing or charge regeneration, i.e. dynamic cells
4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
407for memory cells of the field-effect type
409Read-write [R-W] circuits 
4096Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
G11C 7/1057
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
7Arrangements for writing information into, or reading information out from, a digital store
10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
1057Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
G11C 7/1066
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
7Arrangements for writing information into, or reading information out from, a digital store
10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
1066Output synchronization
Déposants
  • MICRON TECHNOLOGY, INC [US]/[US]
Inventeurs
  • TAKAHASHI, Tsugio
Mandataires
  • MANWARE, Robert A.
  • FLETCHER, Michael G.
  • YODER, Patrick S.
  • POWELL, W. Allen
  • RARIDEN, John M.
  • SWANSON, Tait R.
  • BAKKER, Jila
  • SINCLAIR, JR., Steven J.
  • OSTERHAUS, Matthew G.
  • DOOLEY, Matthew C.
  • HENWOOD, Matthew C.
  • KANTOR, Andrew L.
  • WIMMER, Lance G.
  • BELLAH, Sean J.
  • THOMAS, Jim
  • CORLEY, David
Données relatives à la priorité
16/042,92423.07.2018US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) SYSTEMS AND METHODS FOR CONTROLLING DATA STROBE SIGNALS DURING READ OPERATIONS
(FR) SYSTÈMES ET PROCÉDÉS PERMETTANT DE COMMANDER DES SIGNAUX D'ÉCHANTILLONNAGE DE DONNÉES PENDANT DES OPÉRATIONS DE LECTURE
Abrégé
(EN)
An apparatus may include a first data strobe (DQS) output buffer (OB), a second DQS OB and control logic. The first data strobe (DQS) output buffer (OB) and the second DQS OB are each coupled to a DQS terminal. The first DQS OB and the second DQS OB are configured to provide a DQS signal to the DQS terminal responsive to a read clock signal. The control logic is configured to receive the read clock signal to control the first DQS OB and the second DQS OB. The apparatus is configured to selectively prevent the control logic from receiving the read clock signal while the DQS signal is being provided to the DQS terminal.
(FR)
L'invention concerne un appareil qui peut comprendre un premier tampon de sortie d'échantillonnage de données (DQS), un second OB de DQS et une logique de commande. Le premier tampon de sortie (OB) d'échantillonnage de données (DQS) et le second OB de DQS sont chacun couplés à un terminal DQS. Le premier OB de DQS et le second OB de DQS sont configurés pour fournir un signal DQS au terminal DQS en réponse à un signal d'horloge de lecture. La logique de commande est configurée pour recevoir le signal d'horloge de lecture afin de commander le premier OB de DQS et le second OB de DQS. L'appareil est configuré pour empêcher de manière sélective la logique de commande de recevoir le signal d'horloge de lecture alors que le signal DQS est fourni au terminal DQS.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international