Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2020019184 - CIRCUIT DE COMMANDE D'HORLOGE

Numéro de publication WO/2020/019184
Date de publication 30.01.2020
N° de la demande internationale PCT/CN2018/096977
Date du dépôt international 25.07.2018
CIB
H03F 3/45 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
FAMPLIFICATEURS
3Amplificateurs comportant comme éléments d'amplification uniquement des tubes à décharge ou uniquement des dispositifs à semi-conducteurs
45Amplificateurs différentiels
CPC
H03F 3/45636
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
FAMPLIFIERS
3Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
45Differential amplifiers
45071with semiconductor devices only
45479characterised by the way of common mode signal rejection
45632in differential amplifiers with FET transistors as the active amplifying circuit
45636by using feedback means
H03F 3/68
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
FAMPLIFIERS
3Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
68Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
H03K 3/012
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
3Circuits for generating electric pulses; Monostable, bistable or multistable circuits
01Details
012Modifications of generator to improve response time or to decrease power consumption
H03K 3/013
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
3Circuits for generating electric pulses; Monostable, bistable or multistable circuits
01Details
013Modifications of generator to prevent operation by noise or interference
Déposants
  • 中国电子科技集团公司第二十四研究所 NO.24 RESEARCH INSTITUTE OF CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION [CN]/[CN]
Inventeurs
  • 沈晓峰 SHEN, Xiaofeng
  • 黄兴发 HUANG, Xingfa
  • 李梁 LI, Liang
  • 陈玺 CHEN, Xi
  • 徐鸣远 XU, Mingyuan
  • 王健安 WANG, Jian'an
  • 付东兵 FU, Dongbing
  • 陈光炳 CHEN, Guangbing
Mandataires
  • 上海光华专利事务所(普通合伙) J.Z.M.C. PATENT AND TRADEMARK LAW OFFICE (GENERAL PARTNERSHIP)
Données relatives à la priorité
201810810576.223.07.2018CN
Langue de publication chinois (ZH)
Langue de dépôt chinois (ZH)
États désignés
Titre
(EN) CLOCK DRIVER CIRCUIT
(FR) CIRCUIT DE COMMANDE D'HORLOGE
(ZH) 时钟驱动电路
Abrégé
(EN)
The present invention provides a clock driver circuit, comprising: an input stage, a double-ended to single-ended conversion stage, and a driver output stage connected in sequence. The input stage comprises a differential amplifier and a common mode negative feedback loop which load each other. The differential amplifier is connected to a differential clock signal for amplification to generate a common mode voltage. The common mode feedback circuit is connected to an output end of the differential amplifier to stabilize the output amplitude of the common mode voltage. The double-ended to single-ended conversion stage converts a differential sine clock signal of the double-ended common mode voltage output into a single-ended square wave clock signal. The driver output stage comprises a plurality stages of cascaded push-pull phase inverters to improve the driver capability of the square wave clock signal. The clock driver circuit uses differential amplifiers which load each other, either of the two differential amplifiers serving as the load of the other one to expand the amplitude range of the input stage, provide a current sinking and supplying capability, and improve the slew rate, so that the clock driver circuit can receive large-amplitude and high-speed input clock signals.
(FR)
La présente invention concerne un circuit de commande d'horloge comprenant : un étage d'entrée, un étage de conversion de double extrémité à simple extrémité et un étage de sortie de dispositif de commande connectés en séquence. L'étage d'entrée comprend un amplificateur différentiel et une boucle de rétroaction négative de mode commun qui se chargent mutuellement. L'amplificateur différentiel est connecté à un signal d'horloge différentiel pour une amplification pour générer une tension de mode commun. Le circuit de rétroaction de mode commun est connecté à une extrémité de sortie de l'amplificateur différentiel pour stabiliser l'amplitude de sortie de la tension de mode commun. L'étage de conversion de double extrémité à simple extrémité convertit un signal d'horloge de sinus différentiel de la sortie de tension en mode commun à double extrémité en un signal d'horloge à onde carrée à simple extrémité. L'étage de sortie de dispositif de commande comprend une pluralité d'étages d'onduleurs de phase push-pull en cascade pour améliorer la capacité de dispositif de commande du signal d'horloge à onde carrée. Le circuit de commande d'horloge utilise des amplificateurs différentiels qui se chargent mutuellement, l'un ou l'autre des deux amplificateurs différentiels servant de charge de l'autre amplificateur pour étendre la plage d'amplitude de l'étage d'entrée, fournir une capacité d'absorption et de fourniture de courant et améliorer la vitesse de balayage, de sorte que le circuit de dispositif de commande d'horloge peut recevoir des signaux d'horloge d'entrée à grande amplitude et grande vitesse.
(ZH)
本发明提供一种时钟驱动电路,其包括:依次相连的输入级、双端转单端级以及驱动输出级;所述输入级,包括互为负载的差分放大器与共模负反馈环路,所述差分放大器接入差分时钟信号进行放大生成共模电压,所述共模反馈电路连接所述差分放大器的输出端,用于稳定所述共模电压的输出幅度;所述双端转单端级,将双端共模电压输出的差分正弦时钟信号转换为单端的方波时钟信号;所述驱动输出级,包含多级级联的推挽反相器,以增加所述方波时钟信号的驱动能力。采用互为负载的差分放大器,两个差分放大器中任意一个均作为另一个的负载,扩大了输入级的幅度范围,具有吸入与供出大电流的能力,提高了压摆率,使其能接收幅度大、速度快的输入时钟信号。
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international