Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2019120282 - DISPOSITIF DE COMMUNICATION SÉRIELLE

Numéro de publication WO/2019/120282
Date de publication 27.06.2019
N° de la demande internationale PCT/CN2018/122617
Date du dépôt international 21.12.2018
CIB
G06F 13/40 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
38Transfert d'informations, p.ex. sur un bus
40Structure du bus
CPC
G06F 13/24
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
20for access to input/output bus
24using interrupt
G06F 13/382
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38Information transfer, e.g. on bus
382using universal interface adapter
G06F 13/4022
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38Information transfer, e.g. on bus
40Bus structure
4004Coupling between buses
4022using switching circuits, e.g. switching matrix, connection or expansion network
G06F 13/4068
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38Information transfer, e.g. on bus
40Bus structure
4063Device-to-bus coupling
4068Electrical coupling
G06F 13/4282
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38Information transfer, e.g. on bus
42Bus transfer protocol, e.g. handshake; Synchronisation
4282on a serial bus, e.g. I2C bus, SPI bus
G06F 2213/0002
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
2213Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
0002Serial port, e.g. RS232C
Déposants
  • C-SKY MICROSYSTEMS CO., LTD. [CN]/[CN]
Inventeurs
  • GUO, Mingkun
  • MENG, Jianyi
  • QIU, Wei
  • YANG, Jun
Mandataires
  • BEIJING SANYOU INTELLECTUAL PROPERTY AGENCY LTD.
Données relatives à la priorité
201711395761.121.12.2017CN
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) SERIAL COMMUNICATION DEVICE
(FR) DISPOSITIF DE COMMUNICATION SÉRIELLE
Abrégé
(EN)
The present disclosure provides a serial communication device. The device includes: a first interface module communicatively coupled to an advanced bus of a master machine, a second interface module communicatively coupled to a data interface of a slave machine, a control module, a transceiving enable module, a shift register module and an interrupt generating module. The shift register module acquires through the first interface module data to write that is sent by a master machine, and serially shifts out the data to write when a shift enable signal is valid, the serial data that is shifted out being sent to a slave machine through the second interface module; and the shift register module acquires through the second interface module serial data that is uploaded by the slave machine, serially shifts in the serial data when the shift enable signal is valid, and obtains data to read according to the serial data that is shifted in, the data to read being uploaded to the master machine through the first interface module. The present disclosure can save resources consumed during serial communication of the master machine.
(FR)
La présente invention concerne un dispositif de communication sérielle. Ledit dispositif comprend : un premier module d'interface couplé de manière à communiquer à un bus évolué d'une machine maître, un second module d'interface couplé de manière à communiquer à une interface de données d'une machine esclave, un module de commande, un module de validation d'émission-réception, un module de registre à décalage et un module de génération d'interruption. Le module de registre à décalage acquiert, par l'intermédiaire du premier module d'interface, des données à écrire qui sont envoyées par une machine maître, et sort par décalage sériel des données à écrire lorsqu'un signal de validation de décalage est valide, les données sérielles qui sont sorties par décalage étant envoyées à une machine esclave par le biais du second module d'interface, et le module de registre à décalage acquiert, par l'intermédiaire du second module d'interface, des données sérielles qui sont téléchargées vers l'amont par la machine esclave, introduit par décalage sériel les données sérielles lorsque le signal de validation de décalage est valide, et obtient des données à lire en fonction des données sérielles introduites par décalage, les données à lire étant téléchargées vers l'amont sur la machine maître par le biais du premier module d'interface. La présente invention permet de réduire la consommation de ressources pendant une communication sérielle de la machine maître.
Également publié en tant que
JP2020532007
Dernières données bibliographiques dont dispose le Bureau international