(EN) In one embodiment, an apparatus comprises a memory array and a controller. The controller is to receive a first read command specifying a read voltage offset profile identifier; identify a read voltage offset profile associated with the read voltage offset profile identifier, the read voltage offset profile comprising at least one read voltage offset; and perform a first read operation specified by the first read command using at least one read voltage adjusted according to the at least one read voltage offset of the read voltage offset profile.
(FR) Selon un mode de réalisation, l'invention concerne une matrice mémoire et un contrôleur. Le contrôleur est destiné à recevoir une première commande de lecture spécifiant un identifiant de profil de décalage de tension de lecture ; à identifier un profil de décalage de tension de lecture associé à l'identifiant de profil de décalage de tension de lecture, le profil de décalage de tension de lecture comprenant au moins un décalage de tension de lecture ; et à effectuer une première opération de lecture spécifiée par la première commande de lecture à l'aide d'au moins une tension de lecture ajustée selon le ou les décalages de tension de lecture du profil de décalage de tension de lecture.