Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019066647) TRANSISTOR À COUCHES MINCES HAUTE TENSION ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/066647 N° de la demande internationale : PCT/NL2018/050630
Date de publication : 04.04.2019 Date de dépôt international : 24.09.2018
CIB :
H01L 29/417 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
40
Electrodes
41
caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative
417
transportant le courant à redresser, à amplifier ou à commuter
Déposants :
NEDERLANSE ORGANISATIE VOOR TOEGEPAST-NATUURWETENSCHAPPELIJK ONDERZOEK TNO [NL/NL]; Anna van Buerenplein 1 2595 DA 's-Gravenhage, NL
Inventeurs :
GELINK, Gerwin Hermanus; NL
VAN DER STEEN, Jan-Laurens Pieter Jacobus; NL
Mandataire :
JANSEN, C.M.; V.O. P.O. Box 87930 2508 DH Den Haag, NL
Données relatives à la priorité :
17193216.326.09.2017EP
Titre (EN) HIGH VOLTAGE THIN-FILM TRANSISTOR AND METHOD OF MANUFACTURING THE SAME
(FR) TRANSISTOR À COUCHES MINCES HAUTE TENSION ET SON PROCÉDÉ DE FABRICATION
Abrégé :
(EN) A high voltage thin-film transistor is specified comprising a gate electrode (G11, G21) in a gate electrode layer (31), a semiconductive channel (C11,C12) in a channel layer (34) parallel to the gate electrode layer and being electrically insulated from the gate electrode by a gate dielectric layer (32). The transistor further comprises a dominant main electrode and a subordinate main electrode (M11, M12). The main electrodes each have an external portion (M11e, M12e) in a main electrode layer (36) and an internal portion (M11e, M12e) that protrudes through a further dielectric layer (35) between the main electrode layer and the channel layer to electrically contact the semiconductive channel in a dominant main electrode contact area (M11c) and a subordinate main electrode contact area (M12c) respectively. A first distance (D1) is defined between a side of the dominant main electrode contact area facing the subordinate main electrode contact area and a side of the external portion of the dominant main electrode facing the external portion of the subordinate main electrode. A second distance (D2) is defined between a side of the subordinate main electrode contact area facing the dominant main electrode contact area and a side of the external portion of the subordinate main electrode facing the external portion of the dominant main electrode, wherein the first distance is at least twice as large as the second distance.
(FR) L'invention concerne un transistor à couches minces haute tension, comprenant une électrode de grille (G11, G21) dans une couche d'électrode de grille (31), un canal semi-conducteur (C11, C12) dans une couche de canal (34) parallèle à la couche d'électrode de grille et qui est électriquement isolée de l'électrode de grille par une couche diélectrique de grille (32). Le transistor comprend en outre une électrode principale dominante et une électrode principale subordonnée (M11, M12). Les électrodes principales ont chacune une partie externe (M11e, M12e) dans une couche d'électrode principale (36) et une partie interne (M11e, M12e) qui fait saillie à travers une autre couche diélectrique (35) entre la couche d'électrode principale et la couche de canal pour entrer respectivement en contact électrique avec Le canal semi-conducteur dans une zone de contact d'électrode principale dominante (M11c) et une zone de contact d'électrode principale subordonnée (M12c). Une première distance (D1) est définie entre un côté de la zone de contact d'électrode principale dominante faisant face à la zone de contact d'électrode principale subordonnée et un côté de la partie externe de l'électrode principale dominante faisant face à la partie externe de l'électrode principale subordonnée. Une seconde distance (D2) est définie entre un côté de la zone de contact d'électrode principale subordonnée faisant face à la zone de contact d'électrode principale dominante et un côté de la partie externe de l'électrode principale subordonnée faisant face à la partie externe de l'électrode principale dominante, la première distance étant au moins deux fois supérieure à la seconde distance.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)