Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019045808) DISPOSITIF DE MÉMOIRE RÉSISTIVE À ACCÈS ALÉATOIRE CONTENANT DES PARTIES DE MATÉRIAU DE MÉMOIRE DISCRÈTES ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/045808 N° de la demande internationale : PCT/US2018/034312
Date de publication : 07.03.2019 Date de dépôt international : 24.05.2018
CIB :
H01L 45/00 (2006.01) ,H01L 29/49 (2006.01) ,H01L 27/24 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
45
Dispositifs à l'état solide spécialement adaptés pour le redressement, l'amplification, la production d'oscillations ou la commutation, sans barrière de potentiel ni barrière de surface, p.ex. triodes diélectriques; Dispositifs à effet Ovshinsky; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
40
Electrodes
43
caractérisées par les matériaux dont elles sont constituées
49
Electrodes du type métal-isolant-semi-conducteur
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
24
comprenant des composants à l'état solide pour le redressement, l'amplification ou la commutation, sans barrière de potentiel ni barrière de surface
Déposants :
SANDISK TECHNOLOGIES LLC [US/US]; 5080 Spectrum Drive Suite 1050W Addison, Texas 75001, US
Inventeurs :
UNO, Tomohiro; US
KATAOKA, Shiori; US
YOSHIDA, Yusuke; US
Mandataire :
RADOMSKY, Leon; US
COHN, Joanna; US
CONNOR, David; US
GAYOSO, Tony; US
GEMMELL, Elizabeth; US
GILL, Matthew; US
GREGORY, Shaun; US
GUNNELS, Zarema; US
HANSEN, Robert; US
HUANG, Stephen; US
HYAMS, David; US
JOHNSON, Timothy; US
MAZAHERY, Benjamin; US
MURPHY, Timothy; US
NGUYEN, Jacqueline; US
O'BRIEN, Michelle; US
PARK, Byeongju; US
RUTT, Steven; US
SIMON, Phyllis; US
SMITH, Jackson; US
SULSKY, Martin; US
Données relatives à la priorité :
15/692,23031.08.2017US
Titre (EN) RESISTIVE RANDOM ACCESS MEMORY DEVICE CONTAINING DISCRETE MEMORY MATERIAL PORTIONS AND METHOD OF MAKING THEREOF
(FR) DISPOSITIF DE MÉMOIRE RÉSISTIVE À ACCÈS ALÉATOIRE CONTENANT DES PARTIES DE MATÉRIAU DE MÉMOIRE DISCRÈTES ET SON PROCÉDÉ DE FABRICATION
Abrégé :
(EN) An alternating stack of insulating layers and electrically conductive layers is formed over a substrate. Sidewalls of the electrically conductive layers are laterally recessed to form laterally recessed regions. After formation of a conformal barrier material layer in the laterally recessed regions and on the sidewalls of the insulating layers, an amorphous precursor memory material layer is deposited in lateral cavities and over the conformal barrier material layer. An anneal process is performed to selectively crystallize portions of the amorphous precursor memory material layer in the lateral cavities into crystalline memory material portions while not crystallizing portions of the amorphous precursor memory material outside the lateral cavities. Remaining amorphous portions of the amorphous precursor memory material layer are removed selective to the crystalline memory material portions. A vertical conductive line is formed on the crystalline memory material portions. The crystalline memory material portions are formed as discrete self-aligned material portions.
(FR) Selon la présente invention, un empilement alterné de couches isolantes et de couches électriquement conductrices est formé sur un substrat. Les parois latérales des couches électriquement conductrices sont évidées latéralement pour former des régions évidées latéralement. Après la formation d'une couche de matériau barrière conforme dans les régions évidées latéralement et sur les parois latérales des couches isolantes, une couche de matériau de mémoire précurseur amorphe est déposée dans des cavités latérales et sur la couche de matériau barrière conforme. Un processus de recuit est effectué pour cristalliser sélectivement des parties de la couche de matériau de mémoire précurseur amorphe dans les cavités latérales en des parties de matériau de mémoire cristallin tout en ne cristallisant pas des parties du matériau de mémoire de précurseur amorphe à l'extérieur des cavités latérales. Les parties amorphes restantes de la couche de matériau de mémoire précurseur amorphe sont éliminées de manière sélective par rapport aux parties de matériau de mémoire cristallin. Une ligne conductrice verticale est formée sur les parties de matériau de mémoire cristallin. Les parties de matériau de mémoire cristallin se présentent sous la forme de parties de matériau auto-alignées discrètes.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)