Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019030622) VERROUILLAGE ET CONFIGURATION DE LOGIQUE SÉCURISÉE COMPORTANT DES MICRO-LISTES D'INTERCONNEXIONS PROGRAMMABLES CAMOUFLÉES
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/030622 N° de la demande internationale : PCT/IB2018/055813
Date de publication : 14.02.2019 Date de dépôt international : 02.08.2018
CIB :
G06F 21/75 (2013.01) ,G06F 21/76 (2013.01) ,H01L 27/118 (2006.01) ,G06F 17/50 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
21
Dispositions de sécurité pour protéger les calculateurs, leurs composants, les programmes ou les données contre une activité non autorisée
70
Protection de composants spécifiques internes ou périphériques, où la protection d'un composant mène à la protection de tout le calculateur
71
pour assurer la sécurité du calcul ou du traitement de l’information
75
par inhibition de l’analyse de circuit ou du fonctionnement, p.ex. pour empêcher l'ingénierie inverse
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
21
Dispositions de sécurité pour protéger les calculateurs, leurs composants, les programmes ou les données contre une activité non autorisée
70
Protection de composants spécifiques internes ou périphériques, où la protection d'un composant mène à la protection de tout le calculateur
71
pour assurer la sécurité du calcul ou du traitement de l’information
76
dans les circuits intégrés à application spécifique [ASICs] ou les dispositifs programmables, p.ex. les réseaux de portes programmables [FPGAs] ou les circuits logiques programmables [PLDs]
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
10
comprenant une pluralité de composants individuels dans une configuration répétitive
118
Circuits intégrés à tranche maîtresse
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
17
Equipement ou méthodes de traitement de données ou de calcul numérique, spécialement adaptés à des fonctions spécifiques
50
Conception assistée par ordinateur
Déposants :
INSIDE SECURE [FR/FR]; Rue de la Carrière de Bachasson, CS 70025 Arteparc Bachasson, Bât. A 13590 Meyreuil, FR
Inventeurs :
CHOW, Lap Wai; US
WANG, Bryan J.; US
BAUKUS, James P.; US
COCCHI, Ronald P.; US
Mandataire :
DE JONG, Jean Jacques; FR
DE ROQUEMAUREL, Bruno; FR
MARCHAND, André; FR
Données relatives à la priorité :
62/542,04907.08.2017US
Titre (EN) SECURE LOGIC LOCKING AND CONFIGURATION WITH CAMOUFLAGED PROGRAMMABLE MICRO NETLISTS
(FR) VERROUILLAGE ET CONFIGURATION DE LOGIQUE SÉCURISÉE COMPORTANT DES MICRO-LISTES D'INTERCONNEXIONS PROGRAMMABLES CAMOUFLÉES
Abrégé :
(EN) The camouflage technique described herein introduces programmed configuration inputs to Micro Netlists, creating Programmable Micro Netlists (PMNLs). PMNLs are a group of camouflaged and non-camouflaged cells that may be configured to perform one of several possible logic functions. They retain all the protective properties of non-programmable MNLs, but also allow for secure post- manufacture configuration of their aggregate logic function.
(FR) La présente invention concerne une technique de camouflage qui introduit des entrées de configuration programmées dans des micro-listes d'interconnexion, créant des micro-listes d'interconnexion programmables (PMNL). Les PMNL sont un groupe de cellules camouflées et non camouflées qui peuvent être configurées pour effectuer une fonction parmi plusieurs fonctions logiques possibles. Ils conservent toutes les propriétés de protection des MNL non programmables, mais permettent également une configuration de post-fabrication sécurisée de leur fonction logique agrégée.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)