Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019028072) DÉCODAGE ITÉRATIF À ALPHABET FINI À COUCHES VERTICALES
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/028072 N° de la demande internationale : PCT/US2018/044691
Date de publication : 07.02.2019 Date de dépôt international : 31.07.2018
CIB :
H03M 13/03 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
M
CODAGE, DÉCODAGE OU CONVERSION DE CODE, EN GÉNÉRAL
13
Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou vérification des codes
03
Détection d'erreurs ou correction d'erreurs transmises par redondance dans la représentation des données, c.à d. mots de code contenant plus de chiffres que les mots source
Déposants :
CODELUCIDA, INC. [US/US]; 100 N. Stone Avenue, Suite 1103 Tucson, Arizona 85701, US
Inventeurs :
REYNWAR, Benedict J.; US
PLANJERY, Shiva Kumar; US
DECLERCQ, David; US
Mandataire :
GOTTLIEB, Kirk A.; US
Données relatives à la priorité :
16/049,72430.07.2018US
62/539,47631.07.2017US
Titre (EN) VERTICAL LAYERED FINITE ALPHABET ITERATIVE DECODING
(FR) DÉCODAGE ITÉRATIF À ALPHABET FINI À COUCHES VERTICALES
Abrégé :
(EN) This invention presents a method and apparatus for vertical layered finite alphabet iterative decoding of low-density parity-check codes (LDPC) which operate on parity check matrices that consist of blocks of sub-matrices. The iterative decoding involves passing messages between variable nodes and check nodes of the Tanner graph that associated with one or more sub-matrices constitute decoding blocks, and the messages belong to a finite alphabet. Various embodiments for the method and apparatus of the invention are presented that can achieve very high throughputs with low hardware resource usage and power.
(FR) La présente invention concerne un procédé et un appareil de décodage itératif à alphabet fini à couches verticales de codes de contrôle de parité à faible densité (LDPC) qui sont mis en œuvre sur des matrices de contrôle de parité consistant en des blocs de sous-matrices. Le décodage itératif consiste à passer des messages entre des nœuds variables et des nœuds de contrôle du graphe de Tanner qui, associés à une ou plusieurs sous-matrices, constituent des blocs de décodage, les messages relevant d'un alphabet fini. Divers modes de réalisation du procédé et de l'appareil de l'invention permettent d'obtenir des débits très élevés au moyen d'une consommation de ressources matérielles et d'une puissance faibles.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)