Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018226988) PROCÉDÉ PERMETTANT DE COMBLER DES TROUS D'INTERCONNEXION DANS LA FABRICATION DE DISPOSITIFS MICROÉLECTRONIQUES
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/226988 N° de la demande internationale : PCT/US2018/036503
Date de publication : 13.12.2018 Date de dépôt international : 07.06.2018
CIB :
C25D 7/12 (2006.01) ,C25D 3/38 (2006.01) ,C25D 5/02 (2006.01) ,C25D 5/34 (2006.01) ,H01L 21/288 (2006.01) ,H01L 23/00 (2006.01) ,H01L 21/768 (2006.01) ,H01L 23/522 (2006.01) ,H01L 23/532 (2006.01)
C CHIMIE; MÉTALLURGIE
25
PROCÉDÉS ÉLECTROLYTIQUES OU ÉLECTROPHORÉTIQUES; APPAREILLAGES À CET EFFET
D
PROCÉDÉS POUR LA PRODUCTION ÉLECTROLYTIQUE OU ÉLECTROPHORÉTIQUE DE REVÊTEMENTS; GALVANOPLASTIE; JONCTION DE PIÈCES PAR ÉLECTROLYSE; APPAREILLAGES À CET EFFET
7
Dépôts de métaux par voie électrolytique caractérisés par l'objet à revêtir
12
Semi-conducteurs
C CHIMIE; MÉTALLURGIE
25
PROCÉDÉS ÉLECTROLYTIQUES OU ÉLECTROPHORÉTIQUES; APPAREILLAGES À CET EFFET
D
PROCÉDÉS POUR LA PRODUCTION ÉLECTROLYTIQUE OU ÉLECTROPHORÉTIQUE DE REVÊTEMENTS; GALVANOPLASTIE; JONCTION DE PIÈCES PAR ÉLECTROLYSE; APPAREILLAGES À CET EFFET
3
Dépôts de métaux par voie électrolytique; Bains utilisés
02
à partir de solutions
38
de cuivre
C CHIMIE; MÉTALLURGIE
25
PROCÉDÉS ÉLECTROLYTIQUES OU ÉLECTROPHORÉTIQUES; APPAREILLAGES À CET EFFET
D
PROCÉDÉS POUR LA PRODUCTION ÉLECTROLYTIQUE OU ÉLECTROPHORÉTIQUE DE REVÊTEMENTS; GALVANOPLASTIE; JONCTION DE PIÈCES PAR ÉLECTROLYSE; APPAREILLAGES À CET EFFET
5
Dépôts de métaux par voie électrolytique caractérisés par le procédé; Prétraitement ou post-traitement des pièces
02
Dépôts sur des surfaces déterminées
C CHIMIE; MÉTALLURGIE
25
PROCÉDÉS ÉLECTROLYTIQUES OU ÉLECTROPHORÉTIQUES; APPAREILLAGES À CET EFFET
D
PROCÉDÉS POUR LA PRODUCTION ÉLECTROLYTIQUE OU ÉLECTROPHORÉTIQUE DE REVÊTEMENTS; GALVANOPLASTIE; JONCTION DE PIÈCES PAR ÉLECTROLYSE; APPAREILLAGES À CET EFFET
5
Dépôts de métaux par voie électrolytique caractérisés par le procédé; Prétraitement ou post-traitement des pièces
34
Prétraitement des surfaces métalliques à revêtir de métaux par voie électrolytique
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
28
Fabrication des électrodes sur les corps semi-conducteurs par emploi de procédés ou d'appareils non couverts par les groupes H01L21/20-H01L21/268177
283
Dépôt de matériaux conducteurs ou isolants pour les électrodes
288
à partir d'un liquide, p.ex. dépôt électrolytique
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71
Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
768
Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
52
Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre
522
comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
52
Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre
522
comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
532
caractérisées par les matériaux
Déposants :
MACDERMID ENTHONE INC. [US/US]; 245 Freight Street Waterbury, CT 06702, US
Inventeurs :
NAJJAR, Elie; US
COMMANDER, John; US
RICHARDSON, Thomas; US
LIU, Tao, Chi; TW
CHIANG, Jiang; TW
Mandataire :
CALCAGNI, Jennifer, A.; US
Données relatives à la priorité :
15/617,48208.06.2017US
Titre (EN) PROCESS FOR FILLING VIAS IN THE MANUFACTURE OF MICROELECTRONICS
(FR) PROCÉDÉ PERMETTANT DE COMBLER DES TROUS D'INTERCONNEXION DANS LA FABRICATION DE DISPOSITIFS MICROÉLECTRONIQUES
Abrégé :
(EN) Features such as bumps, pillars and/or vias can be plated best using current with either a square wave or square wave with open circuit wave form. Using the square wave or square wave with open circuit wave forms of plating current, produces features such as bumps, pillars, and vias with optimum shape and filling characteristics. Specifically, vias are filled uniformly and completely, and pillars are formed without rounded tops, bullet shape, or waist curves. In the process, the metalizing substrate is contacted with an electrolytic copper deposition composition. The deposition composition comprises a source of copper ions, an acid component selected from among an inorganic acid, an organic sulfonic acid, and mixtures thereof, an accelerator, a suppressor, a leveler, and chloride ions.
(FR) Selon l'invention, la meilleure façon de plaquer des éléments tels que des bosses, des piliers et/ou des trous d'interconnexion est d'utiliser un courant soit à onde carrée soit à onde carrée ayant une forme d'onde de circuit ouvert. L'utilisation de l'onde carrée ou de l'onde carrée ayant des formes d'onde de circuit ouvert pour le courant de placage permet d'obtenir des éléments tels que des bosses, des piliers et des trous d'interconnexion ayant des caractéristiques de forme et de comblement optimales. Plus précisément, les trous d'interconnexion sont comblés de manière uniforme et complète, et les piliers sont formés sans sommets arrondis, formes de balle, ou courbes de taille. Selon le procédé, le substrat de métallisation est mis en contact avec une composition de dépôt électrolytique de cuivre. La composition de dépôt comprend une source d'ions cuivre, un composant acide choisi parmi un acide inorganique, un acide sulfonique organique et des mélanges de ceux-ci, un accélérateur, un suppresseur, un niveleur et des ions chlorure.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)