Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018226718) NIVEAU DE MASQUE UNIQUE FORMANT À LA FOIS UN CONTACT LATÉRAL SUPÉRIEUR ET DES TRANCHÉES D'ISOLATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/226718 N° de la demande internationale : PCT/US2018/036097
Date de publication : 13.12.2018 Date de dépôt international : 05.06.2018
CIB :
H01L 27/02 (2006.01) ,H01L 21/82 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78
avec une division ultérieure du substrat en plusieurs dispositifs individuels
82
pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
Déposants :
TEXAS INSTRUMENTS INCORPORATED [US/US]; P.O. Box 655474, Mail Station 3999 Dallas, TX 75265-5474, US
TEXAS INSTRUMENTS JAPAN LIMITED [JP/JP]; 24-1, Nishi-Shinjuku 6-chome Shinjuku-ku, 160-8366, JP (JP)
Inventeurs :
LEE, Zachary, K.; US
SHAW, Robert, Graham; US
KAWAHARA, Hideaki; US
HAIDER, Asad, Mahmood; US
MIZUGUCHI, Yuji; JP
YAMASAKI, Hiroshi; JP
ALI, Abbas; US
GOODLIN, Brian, E.; US
Mandataire :
DAVIS, Michael, A.. Jr.; US
RALSTON, Andy; US
Représentant
commun :
TEXAS INSTRUMENTS INCORPORATED; P.O. Box 655474, Mail Station 3999 Dallas, TX 75265-5474, US
Données relatives à la priorité :
15/618,64209.06.2017US
Titre (EN) SINGLE MASK LEVEL FORMING BOTH TOP-SIDE-CONTACT AND ISOLATION TRENCHES
(FR) NIVEAU DE MASQUE UNIQUE FORMANT À LA FOIS UN CONTACT LATÉRAL SUPÉRIEUR ET DES TRANCHÉES D'ISOLATION
Abrégé :
(EN) A method of forming an integrated circuit (200) includes forming >1 hard mask layer on a device layer (105c) on a BOX layer (105b) of a SOI substrate. A patterned masking layer is used for a trench etch to simultaneously form larger and smaller area trenches through the hard mask layer, device layer and the BOX layer. A dielectric liner (113) is formed for lining the larger and smaller area trenches. A dielectric layer (114) is deposited for completely filling the smaller area trenches and only partially filling the larger area trenches. The larger area trenches are bottom etched through the dielectric layer to provide a top side contact to a handle portion (105a). The handle portion at a bottom of the larger area trenches is implanted to form a handle contact (116), and the larger area trenches are completely filled with an electrically conductive layer (118) to form a top side ohmic contact to the handle contact.
(FR) La présente invention concerne un procédé de formation d'un circuit intégré (200), consistant à former >1 une couche de masque dur sur une couche de dispositif (105c) sur une couche BOX (105b) d'un substrat SOI. Une couche de masquage à motifs sert à réaliser une gravure de tranchée afin de former simultanément des tranchées de surface plus grande et plus petite à travers la couche de masque dur, la couche de dispositif et la couche BOX. Un revêtement diélectrique (113) est formé pour revêtir les tranchées de surface plus grande et plus petite. Une couche diélectrique (114) est déposée pour remplir entièrement les tranchées de surface plus petite et seulement partiellement les tranchées de surface plus grande. Les tranchées de surface plus grande sont gravées par le fond à travers la couche diélectrique afin de fournir un contact de côté supérieur à une partie poignée (105a). La partie poignée au niveau du fond des tranchées de surface plus grande est implantée afin de former un contact de poignée (116), et les tranchées de surface plus grande sont complètement remplies d'une couche électriquement conductrice (118) afin de former un contact ohmique de côté supérieur avec le contact de poignée.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)