Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018218951) PROCÉDÉ ET APPAREIL DE NOTATION DE FABRICABILITÉ POUR CONCEPTION DE CIRCUIT INTÉGRÉ, SUPPORT ET DISPOSITIF
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/218951 N° de la demande internationale : PCT/CN2017/119340
Date de publication : 06.12.2018 Date de dépôt international : 28.12.2017
CIB :
G06F 17/50 (2006.01)
[IPC code unknown for G06F 17/50]
Déposants :
上海望友信息科技有限公司 VAYO (SHANGHAI) TECHNOLOGY CO., LTD. [CN/CN]; 中国上海市 浦东新区秀浦路2388号2幢1204-1206室 Room 1204-1206, Building 2 No. 2388, Xiupu Road, Pudong New Area Shanghai 201315, CN
Inventeurs :
钱胜杰 QIAN, Shengjie; CN
刘丰收 LIU, Fengshou; CN
朱忠良 ZHU, Zhongliang; CN
瞿永建 QU, Yongjian; CN
刘继硕 LIU, Jishuo; CN
郄国亮 QIE, Guoliang; CN
武文静 WU, Wenjing; CN
苏盼 SU, Pan; CN
Mandataire :
上海光华专利事务所(普通合伙) J.Z.M.C. PATENT AND TRADEMARK LAW OFFICE (GENERAL PARTNERSHIP); 中国上海市 杨浦区国定路335号5022室余明伟 YU Mingwei, Room 5022 No. 335, Guo Ding Road, Yangpu District Shanghai 200433, CN
Données relatives à la priorité :
201710406671.102.06.2017CN
Titre (EN) MANUFACTURABILITY SCORING METHOD AND APPARATUS FOR INTEGRATED CIRCUIT DESIGN, MEDIUM AND DEVICE
(FR) PROCÉDÉ ET APPAREIL DE NOTATION DE FABRICABILITÉ POUR CONCEPTION DE CIRCUIT INTÉGRÉ, SUPPORT ET DISPOSITIF
(ZH) 集成电路设计的可制造性评分方法、装置、介质及设备
Abrégé :
(EN) A manufacturability scoring method and apparatus for an integrated circuit design, a medium and device, the method comprising: scoring relationship expressions composed of circuit analysis main items, the weight scores thereof, circuit analysis sub-items and the weight scores thereof, are determined by means of designing a scoring rule; analyzing the manufacturability of said circuit analysis sub-items for a circuit to be tested, thereby obtaining an analysis result for said circuit analysis sub-items (S102); correspondingly substituting said analysis result into said scoring relationship expressions so as to perform calculations, thereby obtaining a manufacturability score for said circuit to be tested, and displaying the same (S103). The present method may provide a mechanism for evaluating the manufacturability of integrated circuit designs which is relatively standardized, universal and reasonable. Furthermore, in addition to serving as the evaluation basis for design quality, the mechanism may also be extensively applied to scoring in a variety of fields, such as in reliability analysis, heat analysis, and stress analysis, etc.
(FR) L'invention concerne un procédé et un appareil de notation de fabricabilité pour une conception de circuit intégré, un support et un dispositif, le procédé consistant à : noter des expressions de relation composées d'éléments principaux d'analyse de circuit, de leurs notes de pondération, de sous-éléments d'analyse de circuit et de leurs notes de pondération, déterminés au moyen de la conception d'une règle de notation ; analyser la fabricabilité desdits sous-éléments d'analyse de circuit pour un circuit à tester, ce qui permet d'obtenir un résultat d'analyse pour lesdits sous-éléments d'analyse de circuit (S102) ; remplacer de manière correspondante ledit résultat d'analyse dans lesdites expressions de relation de notation de sorte à effectuer des calculs, ce qui permet d'obtenir une note de fabricabilité pour ledit circuit à tester, et l'afficher (S103). Le présent procédé peut fournir un mécanisme permettant d'évaluer la fabricabilité de conceptions de circuit intégré qui est relativement standardisé, universel et raisonnable. En outre, en plus de servir de base d'évaluation pour la qualité de conception, le mécanisme peut également être largement appliqué à une notation dans divers domaines, tels que l'analyse de fiabilité, l'analyse thermique et l'analyse de contrainte, etc.
(ZH) 集成电路设计的可制造性评分方法、装置、介质及设备,通过设计评分规则确定由各电路分析大项及其权重分值、各电路分析子项及其权重分值所构成的评分关系式;分析待测电路的各所述电路分析子项的可制造性,从而得到各所述电路分析子项的分析结果(S102);将各所述分析结果相应地代入所述评分关系式中进行计算,从而得到所述待测电路的可制造性评分,并予以显示(S103)。本方法能够提供了比较标准、通用且合理的用于评价集成电路设计的可制造性的机制。另外,除了作为设计优劣的评价依据,还可以扩展应用于可靠性分析、热分析、应力分析等多种领域的评分中。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)