Recherche dans les collections de brevets nationales et internationales

1. (WO2018200843) SCHÉMA DE DÉTECTION DE SYNCHRONISATION DE PASSAGE À ZÉRO VOLT DE VDS D'UN FET À HAUTE RÉSOLUTION

Pub. No.:    WO/2018/200843    International Application No.:    PCT/US2018/029609
Publication Date: Fri Nov 02 00:59:59 CET 2018 International Filing Date: Fri Apr 27 01:59:59 CEST 2018
IPC: H03K 5/153
H03K 17/13
Applicants: TEXAS INSTRUMENTS INCORPORATED
TEXAS INSTRUMENTS JAPAN LIMITED
Inventors: XU, Jingwei
DEVARAJAN, Vijayalakshmi
ZHANG, Gangqiang
PEREIRA, Angelo William
Title: SCHÉMA DE DÉTECTION DE SYNCHRONISATION DE PASSAGE À ZÉRO VOLT DE VDS D'UN FET À HAUTE RÉSOLUTION
Abstract:
Dans des procédés et un appareil de détection de passage à zéro volt d'un transistor à effet de champ, un comparateur (200) compare une tension drain-source (Vds) du transistor à une tension de seuil (VTH-ds). Un signal de tension de grille (Vgs) du transistor est appliqué à une entrée d'horloge du comparateur (200), de sorte que le signal de tension de grille (Vgs) est utilisé pour verrouiller un résultat de la comparaison à une sortie du comparateur (200). Une fonction de commande par rapport au transistor est mise en œuvre sur la base de la valeur de la sortie du comparateur (200).