WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/164811 N° de la demande internationale : PCT/US2018/017876
Date de publication : 13.09.2018 Date de dépôt international : 12.02.2018
CIB :
G06F 11/36 (2006.01) ,G06F 17/50 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11
Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
36
Prévention d'erreurs en effectuant des tests ou par débogage de logiciel
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
17
Equipement ou méthodes de traitement de données ou de calcul numérique, spécialement adaptés à des fonctions spécifiques
50
Conception assistée par ordinateur
Déposants : XILINX, INC.[US/US]; Attn: Legal Dept. 2100 Logic Drive San Jose, CA 95124, US
Inventeurs : VILLARREAL, Jason; US
SANKROJ, Mahesh; US
DHUME, Nikhil, A.; US
DEEPAK, Kumar; US
Mandataire : HSU, Frederick; US
LIU, Justin; US
PARANDOOSH, David, A.; US
Données relatives à la priorité :
15/451,06806.03.2017US
Titre (EN) DEBUGGING SYSTEM AND METHOD
(FR) SYSTÈME ET PROCÉDÉ DE DÉBOGAGE
Abrégé :
(EN) An approach for debugging a circuit implementation of a software specification includes translating (508) a high-level language debugging command into a hardware debugging command that specifies the value(s) of a condition in the circuit implementation (108), and a storage element(s) at which the value(s) of the condition is stored. The hardware debugging command is transmitted (518) to a debug controller circuit (112) that generates (624) a single clock pulse to the circuit implementation. The debug controller circuit reads (626) a value(s) from the storage element(s) specified by the hardware debugging command and determines (628) whether or not the value(s) satisfies the condition. The debug controller circuit generates another single clock pulse in response to the value(s) read from the storage element(s) not satisfying the condition. Generation of pulses of the clock signal is suspended and data indicative of a breakpoint is output (632) in response to the value(s) read from the storage element(s) satisfying the condition.
(FR) L'invention concerne une démarche servant à déboguer une implémentation de circuit d'une spécification de logiciel et consistant à traduire (508) une instruction de débogage de langage de haut niveau (HLL) en une instruction de débogage de matériel qui spécifie la ou les valeur(s) d'une condition dans l'implémentation (108) de circuit, et un ou plusieurs éléments de mémorisation, lesdites valeurs de la condition étant mémorisées. La commande de débogage de matériel est transmise (518) à un circuit (112) de commande de débogage qui émet (624) une impulsion d'horloge unique vers l'implémentation du circuit. Le circuit de commande de débogage lit (626) une ou plusieurs valeur(s) de(s) (l')élément(s) de stockage spécifiée(s) par la commande de débogage de matériel et détermine (628) si la ou les valeur(s) répond(ent) ou non à la condition. Le circuit de commande de débogage émet une autre impulsion d'horloge unique en réponse à la ou aux valeur(s) lue(s) à partir de(s) (l')élément(s) de stockage qui ne répondent pas à la condition. L'émission d'impulsions du signal d'horloge est suspendue et des données indiquant un point d'arrêt sont produites (632) en réponse à la ou aux valeur(s) lue(s) à partir de(s) (l')élément(s) de stockage répondant à la condition.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)