WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018139557) DISPOSITIF À SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/139557 N° de la demande internationale : PCT/JP2018/002358
Date de publication : 02.08.2018 Date de dépôt international : 25.01.2018
CIB :
H01L 29/872 (2006.01) ,H01L 21/322 (2006.01) ,H01L 21/329 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/06 (2006.01) ,H01L 29/47 (2006.01) ,H01L 29/78 (2006.01) ,H01L 29/861 (2006.01) ,H01L 29/868 (2006.01)
Déposants : ROHM CO., LTD.[JP/JP]; 21, Saiin Mizosaki-cho, Ukyo-ku, Kyoto-shi, Kyoto 6158585, JP
Inventeurs : MORI, Seigo; JP
AKETA, Masatoshi; JP
Mandataire : AI ASSOCIATION OF PATENT AND TRADEMARK ATTORNEYS; Sun Mullion NBF Tower, 21st Floor, 6-12, Minamihommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410054, JP
Données relatives à la priorité :
2017-01161025.01.2017JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
Abrégé : front page image
(EN) This semiconductor device comprises: a semiconductor layer of a first conductivity type, which has a main surface; a diode region of the first conductivity type, which is formed in a superficial part of the main surface of the semiconductor layer; a carrier trapping region which contains a crystal defect and is formed along the peripheral edge of the diode region in the superficial part of the main surface of the semiconductor layer; and an anode electrode which is formed on the main surface of the semiconductor layer, while forming a Schottky junction with the diode region.
(FR) La présente invention concerne un dispositif à semi-conducteurs qui comprend : une couche semi-conductrice d'un premier type de conductivité, qui présente une surface principale ; une région de diode du premier type de conductivité, qui est formée dans une partie superficielle de la surface principale de la couche semi-conductrice ; une région de piégeage de support qui contient un défaut cristallin et est formée le long du bord périphérique de la région de diode dans la partie superficielle de la surface principale de la couche semi-conductrice ; et une électrode d'anode qui est formée sur la surface principale de la couche semi-conductrice, tout en formant une jonction Schottky avec la région de diode.
(JA) 半導体装置は、主面を有する第1導電型の半導体層と、前記半導体層の前記主面の表層部に形成された第1導電型のダイオード領域と、結晶欠陥を含み、前記ダイオード領域の周縁に沿って前記半導体層の前記主面の表層部に形成されたキャリア捕獲領域と、前記半導体層の前記主面の上に形成され、前記ダイオード領域との間でショットキー接合を形成するアノード電極とを含む。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)