Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018088137) DISPOSITIF DE STOCKAGE À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/088137 N° de la demande internationale : PCT/JP2017/037378
Date de publication : 17.05.2018 Date de dépôt international : 16.10.2017
CIB :
G11C 11/412 (2006.01) ,G11C 11/418 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
11
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
21
utilisant des éléments électriques
34
utilisant des dispositifs à semi-conducteurs
40
utilisant des transistors
41
formant des cellules avec réaction positive, c. à d. des cellules ne nécessitant pas de rafraîchissement ou de régénération de la charge, p.ex. multivibrateur bistable, déclencheur de Schmitt
412
utilisant uniquement des transistors à effet de champ
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
11
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
21
utilisant des éléments électriques
34
utilisant des dispositifs à semi-conducteurs
40
utilisant des transistors
41
formant des cellules avec réaction positive, c. à d. des cellules ne nécessitant pas de rafraîchissement ou de régénération de la charge, p.ex. multivibrateur bistable, déclencheur de Schmitt
413
Circuits auxiliaires, p.ex. pour l'adressage, le décodage, la commande, l'écriture, la lecture, la synchronisation ou la réduction de la consommation
417
pour des cellules de mémoire du type à effet de champ
418
Circuits d'adressage
Déposants :
株式会社ソシオネクスト SOCIONEXT INC. [JP/JP]; 神奈川県横浜市港北区新横浜二丁目10番23 2-10-23 Shin-Yokohama, Kohoku-Ku, Yokohama-shi, Kanagawa 2220033, JP
Inventeurs :
森脇 真一 MORIWAKI Shinichi; --
Mandataire :
特許業務法人前田特許事務所 MAEDA & PARTNERS; 大阪府大阪市北区堂島浜1丁目2番1号 新ダイビル23階 Shin-Daibiru Bldg. 23F, 2-1, Dojimahama 1-chome, Kita-ku, Osaka-shi, Osaka 5300004, JP
Données relatives à la priorité :
2016-21867609.11.2016JP
Titre (EN) SEMICONDUCTOR STORAGE DEVICE
(FR) DISPOSITIF DE STOCKAGE À SEMI-CONDUCTEUR
(JA) 半導体記憶装置
Abrégé :
(EN) The present invention provides a semiconductor storage device with a dual-port SRAM cell that has a small area while allowing low current consumption and securing an ample static noise margin. The semiconductor storage device includes a memory cell circuit (10) constituting a dual-port SRAM cell made up of six transistors. When driving either a first word line (WLA) or a second word line (WLB), a word line driving circuit (20) sets the high-level voltage (V1) output to the word line to a level lower than the high-level voltage (V2) that is output to both the first and second word lines (WLA, WLB) when driving both.
(FR) La présente invention concerne un dispositif de stockage à semi-conducteur comportant une cellule SRAM à double port qui a une petite surface tout en permettant une faible consommation de courant et en assurant une large marge de bruit statique. Le dispositif de stockage à semi-conducteur comprend un circuit de cellule de mémoire (10) constituant une cellule SRAM à double port constituée de six transistors. Lors de la commande d'une première ligne de mots (WLA) ou d'une seconde ligne de mots (WLB), un circuit de commande de ligne de mots (20) définit la sortie de tension de haut niveau (V1) à la ligne de mots à un niveau inférieur que la tension de haut niveau (V2) qui est délivrée en sortie à la fois aux première et seconde lignes de mots (WLA, WLB) lorsqu'on commande les deux.
(JA) デュアルポートSRAMセルを有する半導体記憶装置を、小面積かつ低消費電流で実現し、かつ、スタティックノイズマージンを良好に確保する。半導体記憶装置は、6個のトランジスタからなるデュアルポートSRAMセルを構成するメモリセル回路(10)を備えている。ワード線駆動回路(20)は、第1および第2ワード線(WLA,WLB)のいずれか一方を駆動するときに当該ワード線に出力するハイレベル電圧(V1)を、第1および第2ワード線(WLA,WLB)の両方を駆動するときに両方のワード線に出力するハイレベル電圧(V2)よりも、低くする。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)