Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018063832) SÉMANTIQUE D'ÉCRITURE DE MÉMOIRE PERSISTANTE SUR PCIE AVEC UNE DÉFINITION TLP EXISTANTE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/063832 N° de la demande internationale : PCT/US2017/051947
Date de publication : 05.04.2018 Date de dépôt international : 18.09.2017
CIB :
G06F 13/42 (2006.01)
[IPC code unknown for G06F 13/42]
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054-1549, US
Inventeurs :
SCHMISSEUR, Mark A.; US
RAMANUJAN, Raj K.; US
SCHMOLE, Filip; US
LEE, David M.; US
AGARWAL, Ishwar; US
HARRIMAN, David J.; US
Mandataire :
GUPTA, Rishi; US
Données relatives à la priorité :
15/280,73029.09.2016US
Titre (EN) PERSISTENT MEMORY WRITE SEMANTICS ON PCIE WITH EXISTING TLP DEFINITION
(FR) SÉMANTIQUE D'ÉCRITURE DE MÉMOIRE PERSISTANTE SUR PCIE AVEC UNE DÉFINITION TLP EXISTANTE
Abrégé :
(EN) Aspects of the disclosure are directed to systems, methods, and devices that include an application processor. The application processor includes an interface logic to interface with a communication module using a bidirectional interconnect link compliant with a peripheral component interconnect express (PCIe) protocol. The interface logic to receive a data packet from across the link, the data packet comprises a header and data payload; determine a hint bit set in the header of the data packet; determine a steering tag value in the data packet header based on the hint bit set; and transmit the data payload to non-volatile memory based on the steering tag set in the header.
(FR) Des aspects de la présente invention ont trait à des systèmes, à des procédés et à des dispositifs qui incluent un processeur d'application. Le processeur d'application inclut une logique d'interface servant d'interface avec un module de communication à l'aide d'une liaison d'interconnexion bidirectionnelle conforme à un protocole PCIe (interconnexion express de composants périphériques). La logique d'interface sert à : recevoir un paquet de données par la liaison, le paquet de données comprenant un en-tête et une charge utile de données; déterminer un ensemble de bits d'indication dans l'en-tête du paquet de données; déterminer une valeur de balise de direction dans l'en-tête du paquet de données sur la base de l'ensemble de bits d'indication; et transmet la charge utile de données à une mémoire non volatile sur la base de la balise de direction définie dans l'en-tête.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)