WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018063330) ARCHITECTURES DE TRANCHÉE À FICHE POUR CIRCUITS INTÉGRÉS ET PROCÉDÉS DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/063330    N° de la demande internationale :    PCT/US2016/054799
Date de publication : 05.04.2018 Date de dépôt international : 30.09.2016
CIB :
H01L 21/768 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Blvd. Santa Clara, California 95054 (US)
Inventeurs : WALLACE, Charles H.; (US).
PAIK, Marvin Y.; (US).
PARK, Hyunsoo; (US).
HARAN, Mohit K.; (US).
KAPLAN, Alexander F.; (US).
BRAIN, Ruth A.; (US)
Mandataire : HOWARD, James M.; (US)
Données relatives à la priorité :
Titre (EN) PLUG & TRENCH ARCHITECTURES FOR INTEGRATED CIRCUITS & METHODS OF MANUFACTURE
(FR) ARCHITECTURES DE TRANCHÉE À FICHE POUR CIRCUITS INTÉGRÉS ET PROCÉDÉS DE FABRICATION
Abrégé : front page image
(EN)Methods and architectures for IC interconnect trenches, and trench plugs that define separations between two adjacent trench ends. Plugs and trenches may be defined through a multiple patterning process. An upper grating pattern may be summed with a plug keep pattern into a pattern accumulation layer. The pattern accumulation layer may be employed to define plug masks. A lower grating pattern may then be summed with the plug masks to define a pattern in trench ILD material, which can then be backfilled with interconnect metallization. As such, a complex damascene interconnect structure can be fabricated at the scaled-down geometries achievable with pitch-splitting techniques. In some embodiments, the trenches are located at spaces between first spacer masks defined in a patterning process associated with the first grating pattern while the plug masks are located based on a tone-inversion of second spacer masks associated with the second grating pattern.
(FR)L'invention concerne des procédés et des architectures pour des tranchées d'interconnexion de CI, et des fiches de tranchée qui définissent des séparations entre deux extrémités de tranchée adjacentes. Des fiches et des tranchées peuvent être définis par l'intermédiaire d'un processus de formation de motifs multiples. Un motif de réseau supérieur peut être ajouté à un motif de maintien de fiche dans une couche d'accumulation de motifs. La couche d'accumulation de motifs peut être utilisée pour définir des masques de fiche. Un motif de réseau inférieur peut ensuite être additionné aux masques de fiche pour définir un motif dans le matériau ILD de tranchée, qui peut ensuite être rempli avec une métallisation d'interconnexion. Ainsi, une structure d'interconnexion de damasquinage complexe peut être fabriquée au niveau des géométries mises à l'échelle pouvant être obtenues avec des techniques de division de pas. Dans certains modes de réalisation, les tranchées sont situées dans des espaces entre des premiers masques d'espacement définis dans un processus de formation de motifs associé au premier motif de réseau tandis que les masques de fiche sont situés sur la base d'une inversion de ton de seconds masques d'espacement associés au second motif de réseau.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)