Recherche dans les collections de brevets nationales et internationales

1. (WO2018063330) ARCHITECTURES DE TRANCHÉE À FICHE POUR CIRCUITS INTÉGRÉS ET PROCÉDÉS DE FABRICATION

Pub. No.:    WO/2018/063330    International Application No.:    PCT/US2016/054799
Publication Date: Fri Apr 06 01:59:59 CEST 2018 International Filing Date: Sat Oct 01 01:59:59 CEST 2016
IPC: H01L 21/768
Applicants: INTEL CORPORATION
Inventors: WALLACE, Charles H.
PAIK, Marvin Y.
PARK, Hyunsoo
HARAN, Mohit K.
KAPLAN, Alexander F.
BRAIN, Ruth A.
Title: ARCHITECTURES DE TRANCHÉE À FICHE POUR CIRCUITS INTÉGRÉS ET PROCÉDÉS DE FABRICATION
Abstract:
L'invention concerne des procédés et des architectures pour des tranchées d'interconnexion de CI, et des fiches de tranchée qui définissent des séparations entre deux extrémités de tranchée adjacentes. Des fiches et des tranchées peuvent être définis par l'intermédiaire d'un processus de formation de motifs multiples. Un motif de réseau supérieur peut être ajouté à un motif de maintien de fiche dans une couche d'accumulation de motifs. La couche d'accumulation de motifs peut être utilisée pour définir des masques de fiche. Un motif de réseau inférieur peut ensuite être additionné aux masques de fiche pour définir un motif dans le matériau ILD de tranchée, qui peut ensuite être rempli avec une métallisation d'interconnexion. Ainsi, une structure d'interconnexion de damasquinage complexe peut être fabriquée au niveau des géométries mises à l'échelle pouvant être obtenues avec des techniques de division de pas. Dans certains modes de réalisation, les tranchées sont situées dans des espaces entre des premiers masques d'espacement définis dans un processus de formation de motifs associé au premier motif de réseau tandis que les masques de fiche sont situés sur la base d'une inversion de ton de seconds masques d'espacement associés au second motif de réseau.