Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018061523) PROCÉDÉ DE FABRICATION DE GALETTE DE SOI LIÉE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/061523 N° de la demande internationale : PCT/JP2017/029848
Date de publication : 05.04.2018 Date de dépôt international : 22.08.2017
CIB :
H01L 21/02 (2006.01) ,H01L 27/12 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
12
le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant
Déposants :
信越半導体株式会社 SHIN-ETSU HANDOTAI CO.,LTD. [JP/JP]; 東京都千代田区大手町二丁目2番1号 2-1, Ohtemachi 2-chome, Chiyoda-ku, Tokyo 1000004, JP
Inventeurs :
石塚 徹 ISHIZUKA Toru; JP
濱 節哉 HAMA Setsuya; JP
Mandataire :
好宮 幹夫 YOSHIMIYA Mikio; JP
小林 俊弘 KOBAYASHI Toshihiro; JP
Données relatives à la priorité :
2016-18821627.09.2016JP
Titre (EN) BONDED SOI WAFER MANUFACTURING METHOD
(FR) PROCÉDÉ DE FABRICATION DE GALETTE DE SOI LIÉE
(JA) 貼り合わせSOIウェーハの製造方法
Abrégé :
(EN) The present invention provides a bonded SOI wafer manufacturing method comprising a step in which a bonded SOI wafer having an oxide film on a back surface thereof is subjected to thermal treatment under argon atmosphere to planarized the surface of the SOI layer. The bonded SOI wafer manufacturing method is characterized in that, when the thermal treatment is performed under argon atmosphere in a batch-type thermal treatment furnace, a silicon wafer is disposed as a dummy wafer between adjacent bonded SOI wafers placed in the batch-type thermal treatment furnace during thermal treatment. According to the SOI wafer manufacturing method provided, an increase in LPD can be suppressed in the step of planarizing the surface of the SOI layer by subjecting the bonded SOI wafer having an oxide film on the back surface thereof to thermal treatment under argon atmosphere using a batch-type thermal treatment furnace.
(FR) La présente invention concerne un procédé de fabrication de galette de SoI liée comprenant une étape dans laquelle une galette de SoI liée ayant un film d'oxyde sur une surface arrière de celle-ci est soumise à un traitement thermique sous atmosphère d'argon pour rendre plane la surface de la couche de SoI. Le procédé de fabrication de galette de SoI liée est caractérisé en ce que, lorsque le traitement thermique est effectué sous atmosphère d'argon dans un four de traitement thermique de type intermittent, une galette de silicium est disposée sous la forme d'une galette factice entre des galettes de SoI liées adjacentes placées dans le four de traitement thermique de type intermittent pendant le traitement thermique. Le procédé de fabrication de galette de SoI selon l'invention permet de supprimer une augmentation du LPD lors de l'étape de planarisation de la surface de la couche de SoI en soumettant la galette de SoI liée sur la face arrière de laquelle se trouve un film d'oxyde à un traitement thermique sous atmosphère d'argon en utilisant un four de traitement thermique de type intermittent.
(JA) 本発明は、裏面に酸化膜を有する貼り合わせSOIウェーハに、アルゴン雰囲気下で熱処理を施してSOI層の表面を平坦化する工程を有する貼り合わせSOIウェーハの製造方法であって、アルゴン雰囲気下での熱処理をバッチ式熱処理炉により行う際に、バッチ式熱処理炉内に収容された隣り合う貼り合わせSOIウェーハの間に、ダミーウェーハとしてシリコンウェーハを配置して熱処理を行うことを特徴とする貼り合わせSOIウェーハの製造方法である。これにより、裏面に酸化膜を有する貼り合わせSOIウェーハにバッチ式熱処理炉によりアルゴン雰囲気下で熱処理を施してSOI層の表面を平坦化する工程において、LPDの増加を抑制することができるSOIウェーハの製造方法が提供される。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)