Traitement en cours

Veuillez attendre...

PATENTSCOPE sera indisponible durant quelques heures pour des raisons de maintenance le mardi 25.01.2022 à 9:00 AM CET
Paramétrages

Paramétrages

Aller à Demande

1. WO2018042144 - GESTION DE DONNÉES DE RÉTENTION DANS UNE MÉMOIRE CACHE

Numéro de publication WO/2018/042144
Date de publication 08.03.2018
N° de la demande internationale PCT/GB2016/053252
Date du dépôt international 19.10.2016
CIB
G06F 12/128 2016.1
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
02Adressage ou affectation; Réadressage
08dans des systèmes de mémoires hiérarchiques, p.ex. des systèmes de mémoire virtuelle
12Commande de remplacement
121utilisant des algorithmes de remplacement
128adaptée aux systèmes de mémoires cache multidimensionnelles, p.ex. associatives d’ensemble, à plusieurs mémoires cache, multi-ensembles ou multi-niveaux
G06F 12/0897 2016.1
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
02Adressage ou affectation; Réadressage
08dans des systèmes de mémoires hiérarchiques, p.ex. des systèmes de mémoire virtuelle
0802Adressage d’un niveau de mémoire dans lequel l’accès aux données ou aux blocs de données désirés nécessite des moyens d’adressage associatif, p.ex. mémoires cache
0893Mémoires cache caractérisées par leur organisation ou leur structure
0897avec plusieurs niveaux de hiérarchie de mémoire cache
CPC
G06F 12/0815
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0806Multiuser, multiprocessor or multiprocessing cache systems
0815Cache consistency protocols
G06F 12/0833
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0806Multiuser, multiprocessor or multiprocessing cache systems
0815Cache consistency protocols
0831using a bus scheme, e.g. with bus monitoring or watching means
0833in combination with broadcast means (e.g. for invalidation or updating)
G06F 12/0868
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0866for peripheral storage systems, e.g. disk cache
0868Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
G06F 12/0897
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0893Caches characterised by their organisation or structure
0897with two or more cache hierarchy levels
G06F 12/121
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
12Replacement control
121using replacement algorithms
G06F 12/128
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
12Replacement control
121using replacement algorithms
128adapted to multidimensional cache systems, e.g. set-associative, multicache, multiset or multilevel
Déposants
  • ARM LIMITED [GB]/[GB]
Inventeurs
  • WAUGH, Alex James
  • KASERIDIS, Dimitrios
  • BRUCE, Klas Magnus
  • FILIPPO, Michael
  • PUSDESRIS, Joseph Michael
  • JALAL, Jamshed
Mandataires
  • BERRYMAN, Robert
Données relatives à la priorité
2016010045201.09.2016GR
Langue de publication Anglais (en)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) CACHE RETENTION DATA MANAGEMENT
(FR) GESTION DE DONNÉES DE RÉTENTION DANS UNE MÉMOIRE CACHE
Abrégé
(EN) A data processing system (2) incorporates a first exclusive cache memory (8, 10) and a second exclusive cache memory (14). A snoop filter (18) located together with the second exclusive cache memory on one side of the communication interface (12) serves to track entries within the first exclusive cache memory. The snoop filter includes retention data storage circuitry to store retention data for controlling retention of cache entries within the second exclusive cache memory. Retention data transfer circuitry (20) serves to transfer the retention data to and from the retention data storage circuitry within the snoop filter and the second cache memory as the cache entries concerned are transferred between the second exclusive cache memory and the first exclusive cache memory.
(FR) Un système de traitement de données (2) comprend une première mémoire cache exclusive (8, 10) et une seconde mémoire cache exclusive (14). Un filtre de surveillance (18) placé avec la seconde mémoire cache exclusive sur un côté de l'interface de communication (12) sert à suivre des entrées dans la première mémoire cache exclusive. Le filtre de surveillance comprend des circuits de stockage de données de rétention pour stocker des données de rétention et contrôler la rétention d'entrées dans la seconde mémoire cache exclusive. Des circuits de transfert de données de rétention (20) servent à transférer les données de rétention vers et à partir des circuits de stockage de données de rétention à l'intérieur du filtre de surveillance et de la seconde mémoire cache lorsque les entrées de la mémoire cache concernées sont transférées entre la seconde mémoire cache exclusive et la première mémoire cache exclusive.
Dernières données bibliographiques dont dispose le Bureau international