WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018028009) CIRCUIT GOA
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/028009    N° de la demande internationale :    PCT/CN2016/097457
Date de publication : 15.02.2018 Date de dépôt international : 31.08.2016
CIB :
G09G 3/20 (2006.01)
Déposants : WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; Building C5,Biolake of Optics Valley,No.666 Gaoxin Avenue,Wuhan East Lake High-tech Development Zone Wuhan, Hubei 430070 (CN)
Inventeurs : LI, Yafeng; (CN)
Mandataire : COMIPS INTELLECTUAL PROPERTY OFFICE; Room 15E Shenkan Building,Shangbu Zhong Road, Futian District Shenzhen, Guangdong 518028 (CN)
Données relatives à la priorité :
201610642892.4 08.08.2016 CN
Titre (EN) GOA CIRCUIT
(FR) CIRCUIT GOA
(ZH) GOA电路
Abrégé : front page image
(EN)Provided is a GOA circuit, said GOA circuit controlling electrical potential of a third node (P(n)) by means of a ninth thin film transistor (T9), a tenth thin film transistor (T10) and a resistance (R1), a gate electrode of said ninth thin film transistor (T9) being electrically connected to a clock signal numbered m (CK(m)), a source electrode being electrically connected to a first constant voltage potential (VGH), and a drain electrode being electrically connected to one end of the resistance (R1); a gate electrode of said tenth thin film transistor (T10) being electrically connected to a clock signal numbered m+2 (CK(m+2)), a source electrode being electrically connected to a second constant voltage potential (VGL), and a drain electrode being electrically connected to another end of the resistance (R1), and the ninth thin film transistor (T9) and the tenth thin film transistor (T10) being controlled to alternately turn on by means of clock signal m (CK(m)) and clock signal m+2 (CK(m+2)). The present GOA circuit can perform timed charge and discharge of a third node (P(n)), preventing threshold voltage drift of a key thin film transistor caused by the third node (P(n)) maintaining a high electrical potential for a long time, and ensuring GOA circuit stability.
(FR)L'invention concerne un circuit GOA qui commande le potentiel électrique d'un troisième nœud (P(n)) au moyen d'un neuvième transistor à couches minces (T9), d'un dixième transistor à couches minces (T10) et d'une résistance (R1), une électrode de grille dudit neuvième transistor à couches minces (T9) étant électriquement connectée à un signal d'horloge numéroté m (CK(m)), une électrode source étant électriquement connectée à un premier potentiel de tension constante (VGH) et une électrode de drain étant électriquement connectée à une extrémité de la résistance (R1) ; une électrode de grille dudit dixième transistor à couches minces (T10) étant électriquement connectée à un signal d'horloge numéroté m+2 (CK(m +2)), une électrode source étant électriquement connectée à un second potentiel de tension constante (VGL) et une électrode de drain étant électriquement connectée à une autre extrémité de la résistance (R1), le neuvième transistor à couches minces (T9) et le dixième transistor à couches minces (T10) étant commandés pour une mise sous tension alternative au moyen du signal d'horloge m (CK (m)) et du signal d'horloge m+2 (CK(m +2)). Le présent circuit GOA permet d'effectuer une charge et une décharge synchronisées d'un troisième nœud (P(n)) et d'empêcher une dérive de tension de seuil d'un transistor à couches minces clé provoquée par le troisième nœud (P(n)) tout en conservant un potentiel électrique élevé pendant une longue période et en garantissant la stabilité du circuit GOA.
(ZH)提供一种GOA电路,该GOA电路通过第九薄膜晶体管(T9)、第十薄膜晶体管(T10)、及电阻(R1)来控制第三节点(P(n))的电位,其中,该第九薄膜晶体管(T9)的栅极电性连接于第m条时钟信号(CK(m)),源极电性连接于第一恒压电位(VGH),漏极电性连接于电阻(R1)的一端;该第十薄膜晶体管(T10)的栅极电性连接于第m+2条时钟信号(CK(m+2)),源极电性连接于第二恒压电位(VGL),漏极电性连接于电阻(R1)的另一端,通过第m条时钟信号(CK(m))和第m+2条时钟信号(CK(m+2))控制该第九薄膜晶体管(T9)和第十薄膜晶体管(T10)交替导通。该GOA电路能够实现对第三节点(P(n))进行定时充放电,防止由于第三节点(P(n))长时间维持高电位而引起的关健薄膜晶体管阂值电压漂移,保证GOA电路的稳定性。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)