WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018024738) PROCÉDÉ D'ATTRIBUTION DES ADRESSES AU MOYEN D'UNE UNITÉ MAÎTRE À UN NOMBRE D'UNITÉS ESCLAVES
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/024738    N° de la demande internationale :    PCT/EP2017/069462
Date de publication : 08.02.2018 Date de dépôt international : 01.08.2017
CIB :
G06F 13/42 (2006.01)
Déposants : CONTINENTAL AUTOMOTIVE GMBH [DE/DE]; Vahrenwalder Straße 9 30165 Hannover (DE)
Inventeurs : BIEG, Bernhard; (DE).
SCHNEIDER, Klaus-Dieter; (DE).
FISCH, Alfons; (DE).
WUNDERLICH, Andreas; (DE)
Données relatives à la priorité :
10 2016 214 416.2 04.08.2016 DE
Titre (DE) VERFAHREN ZUR VERGABE VON ADRESSEN DURCH EINE MASTER-EINHEIT AN EINE ANZAHL VON SLAVE-EINHEITEN
(EN) METHOD FOR THE ASSIGNMENT OF ADDRESSES BY A MASTER UNIT TO A NUMBER OF SLAVE UNITS
(FR) PROCÉDÉ D'ATTRIBUTION DES ADRESSES AU MOYEN D'UNE UNITÉ MAÎTRE À UN NOMBRE D'UNITÉS ESCLAVES
Abrégé : front page image
(DE)Es wird ein Verfahren zur Vergabe von Adressen durch eine Master-Einheit (µC) an eine Anzahl K von Slave-Einheiten (Slave1, Slave 2, Slave 3) beschrieben, bei dem die Slave-Einheiten (Slave 1, Slave 2, Slave 3) über einen seriellen Bus (BUS) zur bidirektionalen Übertragung von Informationen mit der Master-Einheit (µC) verbunden sind und jeweils einen Adresseingang (ADDR_IN) und einen Adressausgang (ADDR_OUT) aufweisen, wobei ein Adressausgang (ADDR_OUT) der Master-Einheit (µC) mit dem Adresseingang (ADDR_IN) einer 1-ten Slave-Einheit (Slave 1) und der Adressausgang (ADDR_OUT) einer n-ten Slave-Einheit (Slave 1,Slave 2, Slave 3) -mit n=1 bis K-1 –mit dem Adresseingang (ADDR_IN) einer n+1-ten Slave-Einheit (Slave 2, Slave 3) verbunden ist, bei dem die Slave-Einheiten (Slave 1, Slave 2, Slave 3) bei Anliegen eines ersten Pegels an ihrem Adresseingang (ADDR_IN) den Pegel an ihrem Adressausgang (ADDR_OUT) ebenfalls auf den ersten Pegel setzen und sich in den ersten Zustand „Nicht-Adressiert" versetzen, bei einem Übergang des Pegels an ihrem Adresseingang (ADDR_IN) vom ersten auf einen zweiten Pegel sich in den Zustand „Adressierbar" versetzen, bei Empfang einer Adresse von der Master-Einheit (µC) im Zustand „Adressierbar" die empfangene Adresse auf Gültigkeit überprüfen und bei positivem Überprüfungsergebnis an die Master-Einheit (µC) den Empfang quittieren und in den Zustand „Adressiert" wechseln und den Pegel an ihrem Adressausgang (ADDR_OUT) auf den zweiten Pegel setzen, wobei die Master-Einheit (µC) eine Adresse an eine jeweilige Slave-Einheit (Slave 1, Slave 2, Slave 3) so lange sendet, bis sie eine Quittierung durch die jeweilige Slave-Einheit (Slave 1, Slave 2, Slave 3) erhalten hat und nach Erhalt der Quittierung eine nächste Adresse an die nächste Slave-Einheit (Slave 1, Slave 2, Slave 3) sendet.
(EN)The invention relates to a method for the assignment of addresses by a master unit (µC) to a number K of slave units (Slave 1, Slave 2, Slave 3), wherein the slave units (Slave 1, Slave 2, Slave 3) are connected to the master unit (µC) by means of a serial bus (BUS) for the bidirectional transfer of information and each have an address input (ADDR_IN) and an address output (ADDR_OUT), wherein an address output (ADDR_OUT) of the master unit (µC) is connected to the address input (ADDR_IN) of a 1st slave unit (Slave 1) and the address output (ADDR_OUT) of an nth slave unit (Slave 1, Slave 2, Slave 3), with n = 1 to K-1, is connected to the address input (ADDR_IN) of an (n+1)th slave unit (Slave 2, Slave 3), wherein the slave units (Slave 1, Slave 2, Slave 3): when a first level is present at the address input (ADDR_IN) thereof, set the level at the address output (ADDR_OUT) thereof likewise to the first level and enter the first, "Non-addressed" state"; enter the "Addressable" state in the event of a transition of the level at the address input (ADDR_IN) thereof from the first level to a second level; when an address is received from the master unit (µC) in the "Addressable" state, check the received address for validity and, if the check result is positive, acknowledge the receipt to the master unit (µC) and switch to the "Addressed" state and set the level at the address output (ADDR_OUT) thereof to the second level, wherein the master unit (µC) transmits an address to a slave unit (Slave 1, Slave 2, Slave 3) until the master unit has received an acknowledgement by the slave unit (Slave 1, Slave 2, Slave 3) and, after receiving the acknowledgement, transmits a next address to the next slave unit (Slave 1, Slave 2, Slave 3).
(FR)L'invention concerne un procédé d'attribution des adresses au moyen d'une unité maître (µC) à un nombre (K) d'unités esclaves (Slave 1, Slave 2, Slave 3), dans lequel procédé les unités esclaves (Slave 1, Slave 2, Slave 3) sont connectées, par l'intermédiaire d'un bus sériel (BUS), pour la transmission bidirectionnelle d'informations, avec l'unité maître (µC) et lesdites unités esclaves (Slave 1, Slave 2, Slave 3) comportent respectivement une entrée d'adresse (ADDR_IN) et une sortie d'adresse (ADDR_OUT), une sortie d'adresse (ADDR_OUT) de l'unité maître (µC) étant connectée à l'entrée d'adresse (ADDR_IN) d'une 1-ème unité esclave (Slave 1) et la sortie d'adresse (ADDR_OUT) d'une n-ième unité esclave (Slave 1, Slave 2, Slave 3), où n=1 à K-1, étant connectée à l'entrée d'adresse (ADDR_IN) d'une n+1-ème unité esclave (Slave 2, Slave 3) ; les unités esclaves (Slave 1, Slave 2, Slave 3), lors d'un premier niveau présent à leur entrée d'adresse (ADDR_IN), règlent le niveau à leur sortie d'adresse (ADDR_OUT) au premier niveau et passent à un premier état « non-adressé », lors d'une transition du niveau, à leur entrée d'adresse (ADDR_IN), du premier niveau au deuxième niveau, lesdites unités esclaves (Slave 1, Slave 2, Slave 3) passent à l'état « adressable », lors de la réception d'une adresse, à partir de l'unité maître (µC), dans l'état « adressable », lesdites unités esclaves (Slave 1, Slave 2, Slave 3) valident l'adresse reçue et, si le résultat de la vérification est positif, accusent la réception à l'unité maître (μC) et passent à l'état « adressable » et règlent le niveau à leur sortie d'adresse (ADDR_OUT) au deuxième niveau ; l'unité maître (µC) envoyant une adresse à une unité esclave (Slave 1, Slave 2, Slave 3) respective aussi longtemps jusqu'à ce qu'elle reçoit un accusé de réception de l'unité esclave (Slave 1, Slave 2, Slave 3) respective et, après avoir reçu l'accusé de réception, ladite unité maître (µC) envoie une adresse suivante à l'unité esclave (Slave 1, Slave 2, Slave 3) suivante.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)