WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018018353) SUBSTRAT DE RÉSEAU ET PROCÉDÉ DE PRODUCTION DE SUBSTRAT DE RÉSEAU
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/018353    N° de la demande internationale :    PCT/CN2016/091528
Date de publication : 01.02.2018 Date de dépôt international : 25.07.2016
CIB :
H01L 27/12 (2006.01)
Déposants : SHENZHEN ROYOLE TECHNOLOGIES CO., LTD. [CN/CN]; A4-1501,Kexing Science Park,No.15 Keyuan Rd., Science and Technology Park,Nanshan District Shenzhen, Guangdong 518052 (CN)
Inventeurs : YUAN, Ze; (CN).
YU, Xiaojun; (CN).
GUPTA, Amit; (CN).
ZHAO, Jigang; (CN).
WEI, Peng; (CN)
Mandataire : GUANGZHOU SCIHEAD PATENT AGENT CO., LTD.; Room 1508, Huihua Commercial & Trade Building No. 80, XianLie Zhong Road,Yuexiu Guangzhou, Guangdong 510070 (CN)
Données relatives à la priorité :
Titre (EN) ARRAY SUBSTRATE AND MANUFACTURING METHOD FOR ARRAY SUBSTRATE
(FR) SUBSTRAT DE RÉSEAU ET PROCÉDÉ DE PRODUCTION DE SUBSTRAT DE RÉSEAU
(ZH) 阵列基板及阵列基板的制造方法
Abrégé : front page image
(EN)Disclosed are an array substrate and a manufacturing method for an array substrate. The array substrate comprises a substrate (110), a signal transmission line (120), a gate electrode (130), a first insulating layer (140), an active layer (150), a first electrode (1601), a second electrode (1602) and a third electrode (200). The first insulating layer (140) comprises a first insulating part and a second insulating part. An isolation groove (1401) is disposed between the first insulating part covering the signal transmission line (120) and the second insulating part covering the gate electrode (130). The isolation groove (1401) can release the internal stress in the first insulating layer (140), thereby preventing the brittle first insulating layer (140) from easily breaking under the effect of internal stress, and reducing the deformation of layer structures such as a flexible substrate (110) in a thin-film transistor and the first insulating layer (140), so as to improve the flexibility of the array substrate. The isolation groove (1401) and a first through hole (1402) for connecting the first electrode (1601) and the signal transmission line (120) can be formed together by means of a photomask and an etching process once, thereby simplifying the process steps of the array substrate and reducing the manufacturing costs.
(FR)La présente invention concerne un substrat de réseau et un procédé de fabrication d'un substrat de réseau. Le substrat de réseau comprend un substrat (110), une ligne de transmission de signal (120), une électrode de grille (130), une première couche isolante (140), une couche active (150), une première électrode (1601), une deuxième électrode (1602) et une troisième électrode (200). La première couche isolante (140) comprend une première partie isolante et une seconde partie isolante Une rainure d'isolation (1401) est disposée entre la première partie isolante recouvrant la ligne de transmission de signal (120) et la seconde partie isolante recouvrant l'électrode de grille (130). La rainure d'isolation (1401) peut libérer la contrainte interne dans la première couche isolante (140), empêchant ainsi la première couche isolante fragile (140) de se rompre facilement sous l'effet de la contrainte interne, et la réduction de la déformation de structures de couche telles qu'un substrat flexible (110) dans un transistor à couche mince et la première couche isolante (140), de façon à améliorer la flexibilité du substrat de réseau. La rainure d'isolation (1401) et un premier trou traversant (1402) pour connecter la première électrode (1601) et la ligne de transmission de signal (120) peuvent être formés ensemble au moyen d'un photo-masque et d'un processus de gravure une fois, ce qui simplifie les étapes de traitement du substrat de réseau et réduit les coûts de fabrication.
(ZH)一种阵列基板以及阵列基板的制造方法,所述阵列基板包括基板(110)、信号传输线(120)、栅极(130)、第一绝缘层(140)、有源层(150)、第一电极(1601)、第二电极(1602)以及第三电极(200),其中,第一绝缘层(140)包括第一绝缘部和第二绝缘部,覆盖所述信号传输线(120)的所述第一绝缘部与覆盖所述栅极(130)的所述第二绝缘部之间设有隔离槽(1401),所述隔离槽(1401)可以释放第一绝缘层(140)中的内应力,从而防止脆性的第一绝缘层(140)在内应力的作用下容易破裂,减少薄膜晶体管中柔性基板(110)、第一绝缘层(140)等层结构的变形,提高阵列基板的柔韧性。其中,隔离槽(1401)和用于连接第一电极(1601)和信号传输线(120)的第一通孔(1402)可以经过一次光罩和刻蚀工艺一起形成,简化阵列基板的工艺步骤,降低生产成本。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)