Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017185100) PROCÉDÉ PERMETTANT D'AMÉLIORER LES PERFORMANCES D'UN TRANSISTOR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/185100 N° de la demande internationale : PCT/US2017/029212
Date de publication : 26.10.2017 Date de dépôt international : 24.04.2017
CIB :
H01L 21/331 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
328
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type bipolaire, p.ex. diodes, transistors, thyristors
33
les dispositifs comportant trois électrodes ou plus
331
Transistors
Déposants :
TEXAS INSTRUMENTS INCORPORATED [US/US]; P. O. Box 655474, Mail Station 3999 Dallas, TX 75265-5474, US
TEXAS INSTRUMENTS JAPAN LIMITED [JP/JP]; 24-1, Nishi-Shinjuku 6-chome Shinjuku-ku, Tokyo, 160-8366, JP (JP)
Inventeurs :
KUMMERL, Steven; US
SHERBIN, Matthew John; US
GANDHI, Saumya; US
Mandataire :
DAVIS, Michael, A., Jr.; US
PESSETTO, John, R.; US
Données relatives à la priorité :
15/136,09722.04.2016US
Titre (EN) METHOD FOR IMPROVING TRANSISTOR PERFORMANCE
(FR) PROCÉDÉ PERMETTANT D'AMÉLIORER LES PERFORMANCES D'UN TRANSISTOR
Abrégé :
(EN) A method to improve transistor performance uses a wafer (100) of single-crystalline semiconductor with a first zone (102) of field effect transistors (FETs) and circuitry at the wafer (100) surface, and an infrared (IR) laser with a lens for focusing the IR light to a second depth (112) farther from the wafer (100) surface than a first depth of the first zone (102). The focused laser beam is moved parallel to the wafer (100) surface across the wafer (100) to cause local multi-photon absorption at the second depth (112) for transforming the single-crystalline semiconductor into a second zone (111) of polycrystalline semiconductor with high density of dislocations. The second zone (111) has a height and lateral extensions, and permanently stresses the single-crystalline semiconductor. The stress increases a majority carrier mobility in the channel of the FETs, improving the transistor performance.
(FR) La présente invention concerne un procédé permettant d'améliorer les performances d'un transistor, ledit procédé utilisant une tranche (100) de semi-conducteur monocristallin ayant une première zone (102) de transistors à effet de champ (FET pour Field Effect Transistor) et un ensemble de circuits sur la surface de la tranche (100), et un laser infrarouge (IR) ayant une lentille destinée à faire converger la lumière IR vers une seconde profondeur (112) plus éloignée de la surface de la tranche (100) qu'une première profondeur de la première zone (102). Le faisceau laser convergé est déplacé de façon parallèle à la surface de la tranche (100) à travers la tranche (100) pour provoquer une absorption locale de plusieurs photons à la seconde profondeur (112) pour transformer le semi-conducteur monocristallin en une seconde zone (111) de semi-conducteur polycristallin à haute densité de dislocations. La seconde zone (111) présente une hauteur et des extensions latérales et sollicite de manière permanente le semi-conducteur monocristallin. La contrainte augmente une mobilité de porteurs majoritaires dans le canal des transistors FET, ce qui améliore les performances du transistor.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)